如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強，便于開發(fā)和維護(hù)(升級)等顯著優(yōu)點。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設(shè)計方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制（SPWM）波形；調(diào)制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達(dá)24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機(jī)；該系統(tǒng)控制簡單、精確，易修改，可現(xiàn)場編程；同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護(hù)功能等特點，可應(yīng)用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對方案的實現(xiàn)進(jìn)行了詳細(xì)的論述，主要包括系統(tǒng)設(shè)計的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計及在FPGA硬件上的實現(xiàn)，最終驗證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設(shè)計是本系統(tǒng)的特點，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設(shè)計時，充分結(jié)合FPGA器件的結(jié)構(gòu)特點，利用一種改進(jìn)結(jié)構(gòu)的數(shù)字控制振蕩器（NCO）來產(chǎn)生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問題；把分時復(fù)用數(shù)字通信原理結(jié)合到系統(tǒng)的設(shè)計中，設(shè)計出分時運算電路，使得系統(tǒng)在同步時鐘下，生成三相正弦調(diào)制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
標(biāo)簽： FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計
上傳時間： 2013-07-05
上傳用戶：duoshen1989
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務(wù)需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實現(xiàn)RAID控制器硬件設(shè)計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計方案：獨立微處理器和較大容量的內(nèi)存；實現(xiàn)RAID級別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個獨立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現(xiàn)時分別從疊層設(shè)計、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用，而另一方面，調(diào)查也顯示用戶是愿意預(yù)付一定費用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實施接入控制，決定一個數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護(hù)廣播業(yè)者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進(jìn)行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國國家標(biāo)準(zhǔn)--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細(xì)的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構(gòu)建，硬件實現(xiàn)等。 然后對以上各個部分做詳細(xì)的闡述。同時為了指導(dǎo)FPGA設(shè)計，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計的基本原則、設(shè)計的基本技巧、設(shè)計的基本流程； 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
These BCD-to-decimal decoders/drivers consist of eightinverters and ten, four-input NAND Gate
標(biāo)簽： 74145 TTL BCD 十進(jìn)制
上傳時間： 2013-07-31
上傳用戶：1047385479
現(xiàn)代自動化生產(chǎn)技術(shù)迅猛發(fā)展,對保證其產(chǎn)品質(zhì)量的檢測技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計算機(jī)視覺理論基礎(chǔ)上發(fā)展起來的視覺檢測技術(shù)以其高精度、非接觸、自動化程度高等優(yōu)點滿足了現(xiàn)代生產(chǎn)過程在線檢測的要求,逐漸由實驗室走向工業(yè)現(xiàn)場,得到了日益廣泛的應(yīng)用.隨著現(xiàn)代生產(chǎn)節(jié)拍的不斷加快,以及檢測節(jié)點的增多,處理數(shù)據(jù)量的增大,對視覺檢測系統(tǒng)的測量速度提出了更高的要求,而在現(xiàn)有的檢測系統(tǒng)中,實現(xiàn)100％實時在線檢測的關(guān)鍵問題是提高視覺圖像的處理速度,從而提高整個視覺檢測系統(tǒng)的處理速度.因此該文提出基于FPGA的高速圖像處理系統(tǒng)的設(shè)計方案,得到了國家"十五"攻關(guān)項目"光學(xué)數(shù)碼柔性通用坐標(biāo)測量機(jī)"的資助.該文針對以下三個方面進(jìn)行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過分析現(xiàn)有的幾種實現(xiàn)高速圖像處理的方法的優(yōu)缺點,提出了基于現(xiàn)場可編程邏輯器件FPGA(Field Programmable Gate Array)技術(shù)的高速圖像處理系統(tǒng)的方案,并構(gòu)建了其硬件平臺.(二)基于USB總線的通訊采用USB專用接口芯片,實現(xiàn)高速圖像處理系統(tǒng)與PC機(jī)的通訊驗證硬件設(shè)計的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實現(xiàn).
上傳時間： 2013-04-24
上傳用戶：tb_6877751
摘要:"紅外弱小目標(biāo)檢測"是紅外搜索跟蹤系統(tǒng)、紅外雷達(dá)預(yù)警系統(tǒng)、紅外成像跟蹤系統(tǒng)的核心技術(shù),因此紅外小目標(biāo)的檢測是當(dāng)前一項重要的研究課題.目前的發(fā)展方向是研究運算量小、性能高、利于硬件實時實現(xiàn)的檢測和跟蹤算法.該文在前人研究的基礎(chǔ)上,著重研究了Marr視覺計算理論在紅外小目標(biāo)檢測技術(shù)中的應(yīng)用.從Marr算法的理論基礎(chǔ)——高斯平滑濾波器與拉普拉斯算子的相關(guān)知識以及Marr的計算視覺理論基礎(chǔ)開始,進(jìn)行了 2G(Laplacian of Gaussian,高斯—拉普拉斯)濾波器、LoG(Laplacian ofGaussian,高斯—拉普拉斯)模板以及 2G濾波器在人類視覺、邊緣檢測、邊緣處理的物理意義以及神經(jīng)生理學(xué)意義方面的分析討論,提出了易于FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)實現(xiàn)的基于Marr計算視覺的紅外圖像小目標(biāo)檢測方法.該方法可根據(jù)目標(biāo)大小自動設(shè)計檢測模板,在濾除不相關(guān)的噪聲的同時又保留閉合的目標(biāo)邊緣,從而檢測出目標(biāo).將該方法用FPGA實現(xiàn),滿足了檢測過程中的實時性.考慮到工程中的應(yīng)用,該文對該方法在FPGA中的具體實現(xiàn)給出了設(shè)計總體思路和詳細(xì)流程.由于FPGA具有對圖像數(shù)據(jù)的實時處理能力,而且該算法在FPGA中的具體實現(xiàn)中對資源的合理使用進(jìn)行了綜合考慮,因此該算法能夠?qū)崟r、有效地實現(xiàn)目標(biāo)檢測.并在此基礎(chǔ)上對小目標(biāo)的檢測研究前景進(jìn)行展望.
標(biāo)簽： FPGA 紅外目標(biāo)檢測 技術(shù)研究
上傳時間： 2013-07-04
上傳用戶：萌萌噠小森森
RS(Reed-Solomon)碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于其出眾的糾錯能力，被廣泛地應(yīng)用于各種差錯控制系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。 本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實現(xiàn)方法。對所設(shè)計的編碼譯碼器的主要性能指標(biāo)進(jìn)行了仿真及實際功能測試，并給出了時序仿真波形圖和實際測試的結(jié)果。最后對于RS軟判決譯碼器的實現(xiàn)進(jìn)行試探性的研究。 本文的主要工作有：1)采用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)了 RS 碼的編碼和譯碼；2)采用更高效的RiBM算法，不僅減少了邏輯單元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL 語言實現(xiàn)RS編碼譯碼，包括伽羅華(Galoias)域內(nèi)的乘法除法器的設(shè)計，伴隨式求解電路，關(guān)鍵方程求解電路等；4)對于錢搜索電路的實現(xiàn)進(jìn)行了改進(jìn)；5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：qoovoop
隨著信息技術(shù)的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對8位增強型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現(xiàn)，對SoC設(shè)計作了初步研究。 在對Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計流程，對8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個層次的模塊設(shè)計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個層次模塊的設(shè)計規(guī)劃。利用組合電路與時序電路相結(jié)合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機(jī)器周期對應(yīng)一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實現(xiàn)了各個模塊的設(shè)計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進(jìn)行了完整的功能仿真和時序仿真。 設(shè)計了一個通用的擴(kuò)展接口控制器對原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級和擴(kuò)展。 本設(shè)計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級，比較有實用價值。本設(shè)計通過FPGA驗證。
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
語音編碼技術(shù)始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復(fù)雜度以便于實時實現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時延等優(yōu)點，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對G729A語音編碼中的線性預(yù)測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實現(xiàn)進(jìn)行了深入研究。論文首先對語音信號處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開發(fā)平臺上進(jìn)行FPGA設(shè)計的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進(jìn)行了詳細(xì)的分析。第四，針對系統(tǒng)所使用的除法運算都是商小于1的特點，設(shè)計并實現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對LP分析系統(tǒng)進(jìn)行了驗證，證明了方案的可行性。
標(biāo)簽： G729A FPGA 語音編解碼 算法研究
上傳時間： 2013-04-24
上傳用戶：miaochun888
用戶對寬帶無線接入業(yè)務(wù)、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術(shù)WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術(shù))應(yīng)運而生、迅猛發(fā)展,成為這兩年業(yè)界關(guān)注的焦點。除了通常的互聯(lián)網(wǎng)接入應(yīng)用外,它還將在提供IPTV和VOIP等寬帶業(yè)務(wù)方面取得成功,它還有可能成為一種先進(jìn)的4G蜂窩電話技術(shù)。WiMAX未來將進(jìn)入蜂窩電話、筆記本電腦和機(jī)頂盒等應(yīng)用中。 本文在介紹WiMAX傳輸標(biāo)準(zhǔn)802.16d基礎(chǔ)上,詳細(xì)闡述了WiMAX接收機(jī)中信道解調(diào)芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統(tǒng)的基本組成和其主要特性指標(biāo),通過對一個步進(jìn)式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機(jī)內(nèi)AGC系統(tǒng)中的模數(shù)轉(zhuǎn)換器以及AGC電路進(jìn)行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結(jié)構(gòu)的算法分析,并結(jié)合仿真結(jié)果對AGC電路做了詳盡解說并對參數(shù)進(jìn)行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗證的結(jié)果。通過SPW對AGC進(jìn)行了單獨的性能測試,并結(jié)合整個系統(tǒng)的性能測試來說明AGC可以和系統(tǒng)的其他模塊協(xié)同工作。在FPGA測試中,可以證明用Verilog實現(xiàn)后AGC也同樣能較好的工作。 本文實現(xiàn)的基于導(dǎo)頻的步進(jìn)式的數(shù)字AGC是針對WiMAX系統(tǒng)的自動增益控制電路提出的解決方案。此算法結(jié)合WiMAX系統(tǒng)的傳輸方式,提出的算法具有迅速鎖定信號的特點,能夠滿足WiMAX系統(tǒng)的要求。同時,由于各種關(guān)鍵參數(shù)設(shè)計為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數(shù)字AGC算法。
上傳時間： 2013-04-24
上傳用戶：zhanditian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
