ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產品，設計輸入可以原理圖或硬件描述語言或有限狀態機 方式
標簽： Active 8.10 HDL
上傳時間： 2013-05-29
上傳用戶：1583060504
：視頻圖像采集verilog HDL源程序，視頻解碼芯片部分的，可以供參考
標簽： verilog HDL 視頻圖像 源程序
上傳時間： 2013-04-24
上傳用戶：koulian
·詳細說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 錄譯者序前言第1章 簡介&n
標簽： nbsp Verilog HDL 硬件描述語言
上傳時間： 2013-07-02
上傳用戶：6404552
·本書從用戶的角度全面闡述了Verilog HDL語言的重要細節和基本設計方法，并詳細介紹了Verilog 2001版的主要改進部分。本書重點關注如何應用Verilog語言進行數字電路和系統的設計和驗證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內容全部符合Verilog HDL IEEE 1364-2001標準。本書適合電子、計算機、自動控制等專業
標簽： Verilog nbsp HDL 數字設計
上傳用戶：gyq
·Verilog HDL: A Guide to Digital Design and
標簽： nbsp Verilog Digital Design
上傳用戶：誰偷了我的麥兜
·Verilog HDL Synthesis, A Practical Primer
標簽： nbsp Synthesis Practical Verilog
上傳用戶：muhongqing
人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態機部分,值得學習
標簽： verilog HDL
上傳時間： 2013-05-30
上傳用戶：鳳臨西北
·HDL Chip Design
標簽： nbsp Design Chip HDL
上傳時間： 2013-06-18
上傳用戶：lizhen9880
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL 設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并能 夠進行一些簡單設計的Verilog HDL建模。
標簽： Verilog HDL 入門教程
上傳時間： 2013-05-16
上傳用戶：mosliu
TMS3205402Verilog HDL源碼
標簽： 3205402 Verilog TMS HDL
上傳時間： 2013-08-17
上傳用戶：shizhanincc
蟲蟲下載站版權所有 京ICP備2021023401號-1
