采用Verilog HDL編程語言實現(xiàn)led顯示，有工程代碼用QII軟件編譯調(diào)試
標(biāo)簽： Verilog HDL led 編程語言
上傳時間： 2013-12-18
上傳用戶：小草123
本文介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。并對各種使用進(jìn)行詳細(xì)講解。
標(biāo)簽： Verilog HDL 語言 發(fā)展
上傳時間： 2017-04-04
上傳用戶：s363994250
基于verilog HDL的一個USB 1.1的IP 核，內(nèi)有詳細(xì)文檔說明。
標(biāo)簽： verilog HDL 1.1 USB
上傳時間： 2013-12-20
上傳用戶：731140412
基于Verilog HDL 的一個CAN總線IP核。
標(biāo)簽： Verilog HDL CAN IP核
上傳時間： 2013-12-08
上傳用戶：yy541071797
Verilog HDL權(quán)威教程，建模實例及語法參考和其他論題
標(biāo)簽： Verilog HDL 教程
上傳時間： 2017-04-05
上傳用戶：王者A
璁茶Вsdram鐨勬搷浣滐紝闄勬湁verilog HDL浠ｇ爜
標(biāo)簽： verilog sdram HDL
上傳時間： 2017-04-08
上傳用戶：gonuiln
verilog HDL語言，線性CCD1501D驅(qū)動程序，基于FPGA，其他線性傳感器可參照修改。
標(biāo)簽： verilog HDL 語言
上傳用戶：royzhangsz
I have upload verilog HDL e-books which can really usefull for new user of verilog
標(biāo)簽： verilog e-books usefull upload
上傳時間： 2017-04-15
上傳用戶：comua
通用串口收發(fā)器的移位寄存器 是verilog HDL編寫
標(biāo)簽： verilog HDL 串口 收發(fā)器
上傳時間： 2017-04-18
上傳用戶：cooran
用v-HDL寫的基于fpga的串口驅(qū)動程序希望對大家有幫助
標(biāo)簽： v-HDL fpga 串口驅(qū)動 程序
上傳時間： 2014-01-04
上傳用戶：水中浮云
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
