Verilog HDL程序設(shè)計教程,以可綜合的設(shè)計為重點(diǎn)，同時對仿真和模擬也作了深入闡述。全面介紹了verilog HDL 詞法，語法。
標(biāo)簽： Verilog HDL 程序設(shè)計 教程
上傳時間： 2014-01-19
上傳用戶：zhangyi99104144
從算法設(shè)計到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計技術(shù)和方法，結(jié)合DSP算法介紹verilog HDL 設(shè)計。
標(biāo)簽： Verilog HDL 算法設(shè)計 數(shù)字邏輯
上傳時間： 2016-12-16
上傳用戶：xiaohuanhuan
quartusii的HDL輸入設(shè)計使用指南
標(biāo)簽： quartusii HDL 輸入 使用指南
上傳時間： 2013-12-15
上傳用戶：liglechongchong
Verilog HDL 入門教程，可供參考。
標(biāo)簽： Verilog HDL 入門教程
上傳時間： 2014-07-09
上傳用戶：koulian
選擇VHDL還是verilog HDL，說明文檔
標(biāo)簽： verilog VHDL HDL
上傳時間： 2013-12-22
上傳用戶：wxhwjf
《Verilog HDL數(shù)字控制系統(tǒng)設(shè)計實(shí)例》-冼進(jìn)-源代碼
標(biāo)簽： Verilog HDL 數(shù)字控制
上傳時間： 2014-12-01
上傳用戶：xcy122677
VGA的verilog HDL 程序，完成顯示長條狀顯示不同顏色
標(biāo)簽： verilog VGA HDL 程序
上傳時間： 2017-01-02
上傳用戶：xsnjzljj
Verilog HDL語言 常用乘法器設(shè)計，可使用modelsim進(jìn)行仿真
標(biāo)簽： Verilog HDL 語言 乘法器設(shè)計
上傳用戶：lunshaomo
Verilog HDL語言 常用加法器設(shè)計，可使用modelsim進(jìn)行仿真
標(biāo)簽： Verilog HDL 語言 加法器
上傳時間： 2013-12-24
上傳用戶：lizhizheng88
Verilog HDL語言 伽羅華域GF（q）乘法器設(shè)計，可使用modelsim進(jìn)行仿真
上傳時間： 2013-12-27
上傳用戶：ls530720646
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
