Verilog HDL語言的常用除法器設計，可使用modelsim進行仿真
標簽： Verilog HDL 語言 除法器
上傳時間： 2013-12-17
上傳用戶：Zxcvbnm
Verilog HDL編寫的4條指令CPU
標簽： Verilog HDL CPU 編寫
上傳時間： 2014-01-27
上傳用戶：Ants
《Verilog-HDL實踐與應用系統設計》一書中的光盤源文件
標簽： Verilog-HDL 實踐 光盤 應用系統
上傳時間： 2014-07-03
上傳用戶：趙云興
用Verilog HDL / VHDL實現的數字頻率計（完整實驗報告）
標簽： Verilog VHDL HDL 數字頻率計
上傳時間： 2014-01-22
上傳用戶：dapangxie
verilog HDL教程135例-verilog源碼
標簽： verilog HDL 135 教程
上傳時間： 2014-08-08
上傳用戶：Yukiseop
基于Verilog HDL的VGA驅動程序設計
標簽： Verilog HDL VGA 驅動
上傳時間： 2014-12-03
上傳用戶：ljt101007
基于Verilog HDL的流水燈程序設計
標簽： Verilog HDL 流水燈 程序設計
上傳時間： 2013-12-03
上傳用戶：黑漆漆
基于Verilog HDL的數碼管程序設計
標簽： Verilog HDL 數碼管 程序設計
上傳時間： 2014-01-07
上傳用戶：zxc23456789
OFDM系統中FFT的Verilog HDL 語言實現。
標簽： Verilog OFDM FFT HDL
上傳時間： 2017-01-18
上傳用戶：wcl168881111111
本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個完整的EEPROM的控制模塊和測試文件，本文件通過測試。
標簽： EEPROM eeprom_wr verilog eeprom
上傳時間： 2017-01-22
上傳用戶：lanjisu111
蟲蟲下載站版權所有 京ICP備2021023401號-1
