vHDL的上機(jī)手冊(cè)，對(duì)剛開(kāi)始學(xué)HDL的朋友比較實(shí)用。
標(biāo)簽： vHDL
上傳時(shí)間： 2014-01-01
上傳用戶(hù)：hopy
主要介紹moore狀態(tài)機(jī)的詳細(xì)功能及應(yīng)用，程序是用HDL寫(xiě)的！
標(biāo)簽： moore 狀態(tài)
上傳時(shí)間： 2017-07-21
上傳用戶(hù)：wendy15
i2c總線(xiàn)模擬，verilog HDL編寫(xiě)的總線(xiàn)模擬控制程序
標(biāo)簽： i2c 總線(xiàn)模擬
上傳時(shí)間： 2014-01-10
上傳用戶(hù)：yuanyuan123
對(duì)vga接口做了詳細(xì)的介紹，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·電子密碼鎖，基于fpga實(shí)現(xiàn)，密碼正 ·IIR、FIR、FFT各模塊程序設(shè)計(jì)例程， ·基于邏輯工具的以太網(wǎng)開(kāi)發(fā)，基于邏 ·自己寫(xiě)的一個(gè)測(cè)溫元件（ds18b20）的 ·光纖通信中的SDH數(shù)據(jù)幀解析及提取的 ·VHDL Programming by Example（McGr ·這是CAN總線(xiàn)控制器的IP核，源碼是由 ·FPGA設(shè)計(jì)的SDRAM控制器，有仿真代碼 ·xilinx fpga 下的IDE控制器原代碼, ·用verilog寫(xiě)的，基于查表法實(shí)現(xiàn)的LO ·精通verilog HDL語(yǔ)言編
標(biāo)簽： vga 接口
上傳時(shí)間： 2014-12-04
上傳用戶(hù)：colinal
輸入輸出控制的狀態(tài)機(jī)，verilog HDL源碼
標(biāo)簽： 輸入輸出 控制 狀態(tài)
上傳用戶(hù)：璇珠官人
ps2接口控制程序，采用verilog HDL
標(biāo)簽： ps2 接口控制 程序
上傳時(shí)間： 2017-09-03
上傳用戶(hù)：skhlm
PS2鍵盤(pán)鼠標(biāo)接口控制實(shí)現(xiàn)電子琴功能，verilog HDL 編寫(xiě)
標(biāo)簽： PS2 鍵盤(pán) 接口 控制實(shí)現(xiàn)
上傳時(shí)間： 2013-12-03
上傳用戶(hù)：BIBI
FPGA入門(mén) 建模”顧名思義就是“模塊建立”的省略。FPGA的邏輯資源，好比樂(lè)高的積木，要組合樂(lè)高就是需要工具，那Verilog HDL就是FPGA建模的工具。
標(biāo)簽： verilog 基礎(chǔ)
上傳時(shí)間： 2015-03-22
上傳用戶(hù)：edmund3
經(jīng)過(guò)測(cè)試可用，大家可以試試，挺好用的，啦啦啦啦啦
標(biāo)簽： Verilog ADRAM
上傳時(shí)間： 2015-08-14
上傳用戶(hù)：15170786351
華為Verilog HDL入門(mén)的一些資料
標(biāo)簽： Verilog基本電路設(shè)計(jì)指導(dǎo)書(shū) Verilog HDL代碼書(shū)寫(xiě)規(guī)范
上傳時(shí)間： 2015-09-02
上傳用戶(hù)：songchangen
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
