基于FPGA的HDLC協(xié)議控制器的設計
本文以符號多項式理論為基礎，從理論上論證了任意長度比特組合的CRC校驗碼的并行算法，提出了并行CRC計算的數(shù)學模型，并且以8位二進制序列(即一個字節(jié))為例，介紹了利用此數(shù)學模型計算校驗碼的方法，最后給出了與此算法相對應的VHDL模型。經(jīng)過對實驗數(shù)據(jù)的對比分析，表明文中所提并行CRC算法的關(guān)鍵路徑延遲...
HDLC技術(shù)資料
?? 資源總數(shù)：73
?? 源代碼：893
?? HDLC熱門資料
查看全部73個資源 ?基于FPGA技術(shù)的HDLC幀收發(fā)器
基于FPGA技術(shù)的HDLC幀收發(fā)器的設計與實現(xiàn)...
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路...
HDLC協(xié)議RS485總線控制器的FPGA實現(xiàn)
介紹了HDLC協(xié)議RS485總線控制器的FPGA實現(xiàn) ...
基于FPGA的多通道HDLC通信系統(tǒng)設計與實現(xiàn)
為了滿足某測控平臺的設計要求，設計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設計已經(jīng)成功應用于某樣機中。...
?? HDLC資料分類