LVDS的應(yīng)用的Verilog HDl例子程序，由altera公司提供。
標(biāo)簽： Verilog LVDS HDl 程序
上傳時(shí)間： 2013-12-31
上傳用戶：lvzhr
王金明編寫的《Verilog HDl程序設(shè)計(jì)教程》書中的例子原碼，適合于初學(xué)者。
標(biāo)簽： Verilog HDl 編寫 程序設(shè)計(jì)
上傳時(shí)間： 2016-05-19
上傳用戶：gaojiao1999
I2C to GPIO Port expander的Verilog HDl 程序原碼，直接可在Quartus環(huán)境下運(yùn)行。
標(biāo)簽： expander Verilog GPIO Port
上傳用戶：1427796291
用Verilog HDl實(shí)現(xiàn)的曼徹斯特編碼器和解碼器。
標(biāo)簽： Verilog HDl 曼徹斯特 編碼器
上傳時(shí)間： 2013-12-23
上傳用戶：lifangyuan12
用Verilog HDl實(shí)現(xiàn)的1553B航空電子總線接口。
標(biāo)簽： Verilog 1553B HDl 航空電子
上傳用戶：許小華
一本不錯(cuò)的verilog HDl硬件語言實(shí)用教程，全中文版
標(biāo)簽： verilog HDl 硬件 實(shí)用教程
上傳時(shí)間： 2013-12-19
上傳用戶：hjshhyy
這是用Verilog HDl編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒有密碼
標(biāo)簽： Verilog HDl 數(shù)據(jù)選擇器 密碼
上傳時(shí)間： 2014-01-25
上傳用戶：pkkkkp
這是華為使用的內(nèi)部培訓(xùn)教程！ 本文主要介紹了Verilog HDl 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌 HDl 設(shè)計(jì)方法，初步了解并掌握Verilog HDl語言的基本要素，能夠讀懂簡單的設(shè)計(jì)代碼并 夠進(jìn)行一些簡單設(shè)計(jì)的Verilog HDl建模。
標(biāo)簽： Verilog HDl 華為 培訓(xùn)教程
上傳時(shí)間： 2016-05-20
上傳用戶：it男一枚
是幾個(gè)用Verilog HDl語言編寫的源代碼（里面包括實(shí)現(xiàn)濾波器等），對想學(xué)習(xí)這個(gè)語言的朋友很有幫助！
標(biāo)簽： Verilog HDl 語言 編寫
上傳時(shí)間： 2016-05-22
上傳用戶：ouyangtongze
This Verilog HDl description implements a UART Version 1.1 : Original Creation 2.1 : added comments
標(biāo)簽： description implements Creation Original
上傳時(shí)間： 2016-05-27
上傳用戶：1109003457
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
