基于Verilog-HDl的轉(zhuǎn)子振動噪聲電壓峰值檢測，值得學習啊，
標簽： Verilog-HDl 轉(zhuǎn)子 振動噪聲 峰值檢測
上傳時間： 2013-12-15
上傳用戶：Divine
verilog—HDl教程135例大量的數(shù)字點電路例子
標簽： verilog HDl 135 教程
上傳時間： 2013-12-21
上傳用戶：youmo81
Verilog HDl編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實現(xiàn)
標簽： Verilog CPLD HDl 編寫
上傳時間： 2016-06-12
上傳用戶：米卡
uart pci 等verilog HDl 代碼
標簽： verilog uart pci HDl
上傳時間： 2014-02-24
上傳用戶：waitingfy
通過VERILOG HDl語言使用CPLD連接PS2鍵盤.
標簽： VERILOG CPLD HDl PS2
上傳用戶：cccole0605
Writing_Testbench Functional Verification of HDl Models Janick Bergeron
標簽： Writing_Testbench Verification Functional Bergeron
上傳時間： 2016-06-13
上傳用戶：nanfeicui
16位ADCverilog HDl 代碼
標簽： ADCverilog HDl 代碼
上傳時間： 2016-06-14
上傳用戶：牧羊人8920
mult_para_recurs_8x8_2sC verilog HDl代碼寫成的
標簽： mult_para_recurs verilog HDl sC
上傳時間： 2013-12-19
上傳用戶：13160677563
multiplier_6x6___verilog HDl
標簽： multiplier verilog HDl
上傳用戶：蟲蟲蟲蟲蟲蟲
單片機SPI通信模塊verilog HDl
標簽： verilog SPI HDl 單片機
上傳時間： 2014-06-11
上傳用戶：CSUSheep
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
