基于pci的verolog HDl 狀態(tài)機(jī)描述
標(biāo)簽： verolog pci HDl 狀態(tài)
上傳時(shí)間： 2014-01-15
上傳用戶：朗朗乾坤
this book is very good for programming HDl
標(biāo)簽： programming this book good
上傳時(shí)間： 2017-04-26
上傳用戶：cooran
上傳用戶：daoxiang126
數(shù)字電子鐘的Verilog HDl語(yǔ)言描述。
標(biāo)簽： Verilog HDl 數(shù)字電子鐘 語(yǔ)言
上傳時(shí)間： 2014-01-12
上傳用戶：shawvi
16個(gè)常用HDl編碼打包上傳 包括記數(shù)器，多路選擇器，全加/半加器等，均通過(guò)modsim驗(yàn)證
標(biāo)簽： HDl 編碼 記數(shù)
上傳時(shí)間： 2013-12-19
上傳用戶：凌云御清風(fēng)
EDA開(kāi)發(fā)教程,初學(xué)者的寶典!主要講述了verilog HDl編程方法,非常適合初學(xué)Verilog者.
標(biāo)簽： verilog Verilog EDA HDl
上傳用戶：pinksun9
This book used in HDl language, the name is Advanced FPGA Design.
標(biāo)簽： Advanced language Design This
上傳時(shí)間： 2014-01-31
上傳用戶：ecooo
Design Testbenches in Verilog HDl language.
標(biāo)簽： Testbenches language Verilog Design
上傳時(shí)間： 2017-05-04
上傳用戶：zhaiye
Design FSM using Verilog HDl.
標(biāo)簽： Verilog Design using FSM
上傳用戶：lili123
采用fpga的HDl語(yǔ)言實(shí)現(xiàn)dds的信號(hào)發(fā)生器的設(shè)計(jì)，性能與傳統(tǒng)相比明顯提高。
標(biāo)簽： fpga dds HDl 語(yǔ)言
上傳時(shí)間： 2017-05-11
上傳用戶：a6697238
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
