verilog HDl frectrlverilog HDl frectrlverilog HDl frectrlverilog HDl frectrl
標(biāo)簽： frectrlverilog HDl verilog frectrl
上傳時(shí)間： 2014-01-13
上傳用戶：heart520beat
verilog HDl count24verilog HDl count24verilog HDl count24verilog HDl count24
標(biāo)簽： verilog count HDl 24
上傳時(shí)間： 2017-06-24
上傳用戶：wpwpwlxwlx
verilog HDl latch24verilog HDl count24verilog HDl count24verilog HDl count24
上傳時(shí)間： 2014-01-06
上傳用戶：731140412
verilog HDlverilog HDlverilog HDlverilog HDlverilog HDlverilog HDl
標(biāo)簽： HDlverilog verilog HDl
上傳用戶：2404
verilog HDlverilog HDlverilog HDlverilog HDlverilog HDl
上傳時(shí)間： 2013-12-02
上傳用戶：小眼睛LSL
上傳用戶：VRMMO
HDl demo of a program uploaded
標(biāo)簽： uploaded program demo HDl
上傳時(shí)間： 2014-03-07
上傳用戶：shizhanincc
用verilong HDl語言編寫的數(shù)據(jù)采樣程序，A/D采用的是TLC5260
標(biāo)簽： verilong HDl 語言 編寫
上傳時(shí)間： 2017-06-28
上傳用戶：ouyangtongze
北航Verilog教程. Verilog HDl基本結(jié)構(gòu) 數(shù)據(jù)類型及常量、變量 運(yùn)算符及表達(dá)式 語句 賦值語句和塊語句 條件語句 ...
標(biāo)簽： Verilog HDl 教程 基本結(jié)構(gòu)
上傳時(shí)間： 2017-07-02
上傳用戶：曹云鵬
ide 的HDl描述.有接口和時(shí)續(xù).......
標(biāo)簽： ide HDl 接口
上傳時(shí)間： 2017-07-09
上傳用戶：zhangjinzj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
