MPLABX IDE是可以運(yùn)行在PC（Windows、Mac OS和Linux）上的軟件程序，用于開發(fā)Microchip單片機(jī)和數(shù)字信號(hào)控制器的應(yīng)用。由于它提供了一個(gè)統(tǒng)一的集成“環(huán)境”來支持嵌入式單片機(jī)的代碼開發(fā)，因此稱為集成開發(fā)環(huán)境（IDE）。
標(biāo)簽： 半導(dǎo)體激光器
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
C8051f020是基于51核的業(yè)界8位單片機(jī)最高速的，指令執(zhí)行速度25MIPS。這個(gè)程序包是新華龍公司提供的，需要購(gòu)買900元的開發(fā)系統(tǒng)才會(huì)贈(zèng)送此文件包，先上傳。可以用keil軟件打開或者去www.xhl.com.cn下載IDE軟件打開工程ps－－－c文件直接用記事本就ok啦^_^，里面有溫度傳感，步進(jìn)電機(jī)等等源代碼，方面移植！^_^-
標(biāo)簽： 171544C8051F020 應(yīng)用程序
上傳時(shí)間： 2013-04-24
上傳用戶：aa54
4*4鍵盤掃描程序，基于80C51，的KEIL IDE 7.10
標(biāo)簽： 4X4 矩陣鍵盤 控制實(shí)驗(yàn)
上傳時(shí)間： 2013-06-09
上傳用戶：wmwai1314
本文首先分析了雙電源自動(dòng)轉(zhuǎn)換器的現(xiàn)狀和發(fā)展趨勢(shì)，然后具體闡述了所設(shè)計(jì)的雙電源自動(dòng)轉(zhuǎn)換裝置的硬件、軟件系統(tǒng)的原理與設(shè)計(jì)方法，最后對(duì)雙電源自動(dòng)轉(zhuǎn)換器的抗干擾性進(jìn)行了研究，給出了一些可行的軟硬件抗干擾措施，為整個(gè)系統(tǒng)的可靠穩(wěn)定工作提供了保障。 雙電源自動(dòng)轉(zhuǎn)換器（ATSE）是一種廣泛應(yīng)用于工礦企業(yè)、交通、醫(yī)院等重要部門以提高供電可靠性的裝置。現(xiàn)代雙電源自動(dòng)轉(zhuǎn)換器是以CPU 為核心單元，具有自動(dòng)檢測(cè)自身故障、自動(dòng)測(cè)量、自動(dòng)控制、與遠(yuǎn)方控制中心通信等功能的智能電器。隨著我國(guó)工業(yè)的發(fā)展、自動(dòng)化程度的普及、人類生活質(zhì)量的不斷改善，人們對(duì)電源可靠性的要求越來越迫切，由此雙電源轉(zhuǎn)換器的重要性日益提高。 本文選取了微控制器（PIC18F458）、軟件開發(fā)工具（MPLAB C18）和性能可靠、抗干擾性強(qiáng)的硬件器件，設(shè)計(jì)了滿足轉(zhuǎn)換系統(tǒng)功能要求的硬件電路，其中主要包括系統(tǒng)單元電路、信號(hào)檢測(cè)處理電路、輸出控制電路以及人機(jī)交互的硬件電路。利用C 語言和匯編語言編制了控制軟件，并且采用了模塊化的設(shè)計(jì)方法，主要功能模塊包括：頻率檢測(cè)模塊，電壓檢測(cè)模塊，按鍵檢測(cè)模塊，顯示模塊，通信模塊等。 借助MPLAB-IDE 集成開發(fā)環(huán)境軟件包來進(jìn)行編程、離線仿真，與在線調(diào)試器配合使用進(jìn)行在線調(diào)試、編程及程序下載。這使得該裝置的設(shè)計(jì)開發(fā)變得更容易。
標(biāo)簽： 雙電源 自動(dòng) 轉(zhuǎn)換器
上傳時(shí)間： 2013-04-24
上傳用戶：zsjinju
隨著現(xiàn)代化工業(yè)生產(chǎn)的不斷發(fā)展，更高的調(diào)速精度、更大的調(diào)速范圍和更快的響應(yīng)速度成為永磁同步電機(jī)調(diào)速系統(tǒng)的迫切要求，數(shù)字化控制系統(tǒng)正代表著這一發(fā)展方向。高性能數(shù)字信號(hào)處理器(控制器)的出現(xiàn)、電機(jī)控制理論以及電力電子器件的發(fā)展都為數(shù)字化控制的實(shí)現(xiàn)創(chuàng)造了條件。本文采用Microchip公司專用于電機(jī)控制的dsPIC30F3011型數(shù)字信號(hào)控制器(DSC)為核心，開發(fā)了用于電梯門機(jī)控制的數(shù)字化永磁同步電機(jī)矢量控制系統(tǒng)，并在硬件實(shí)驗(yàn)平臺(tái)上獲得了驗(yàn)證。 本文首先在永磁同步電機(jī)數(shù)學(xué)模型的分析基礎(chǔ)上，深入的研究了永磁同步電機(jī)的矢量控制的原理和常用控制策略。接著，經(jīng)過比較各種矢量控制策略的優(yōu)缺點(diǎn)，確定了i<,d>=0的控制策略和空間矢量脈寬調(diào)制(SVPWM)的電壓調(diào)制方法。文中對(duì)空間矢量脈寬調(diào)制(SVPWM)的原理及實(shí)現(xiàn)方法進(jìn)行了詳細(xì)的闡述，并在此基礎(chǔ)上提出利用查表實(shí)現(xiàn)SVPWM控制的算法。然后，論文詳細(xì)論述了控制電路各部分及外圍輔助電路的設(shè)計(jì)和調(diào)試。軟件開發(fā)均在Microchip的MPLAB IDE集成開發(fā)環(huán)境下完成，軟件采用C語言編寫，實(shí)現(xiàn)了帶位置傳感器的速度閉環(huán)和位置閉環(huán)矢量控制，并給出了系統(tǒng)主程序及定時(shí)中斷服務(wù)程序的流程圖。永磁同步電機(jī)矢量控制的主要控制策略如轉(zhuǎn)子初始位置檢測(cè)、速度采樣計(jì)算及PI調(diào)節(jié)、SVPWM查表實(shí)現(xiàn)方法等都在定時(shí)中斷服務(wù)程序中完成。最后在硬件平臺(tái)上，對(duì)軟件進(jìn)行系統(tǒng)調(diào)試，試驗(yàn)表明本矢量控制系統(tǒng)能夠有效滿足電梯門機(jī)的控制需求，從而證明了系統(tǒng)設(shè)計(jì)的可行性。 在論文的最后，對(duì)全文的工作做了總結(jié)，并提出了系統(tǒng)需要進(jìn)一步完善的地方。
標(biāo)簽： dsPIC 永磁同步電機(jī) 矢量控制系統(tǒng)
上傳時(shí)間： 2013-06-27
上傳用戶：HGH77P99
ccs3.3版本中文版使用說明書，本書主要介紹CCS 開發(fā)環(huán)境的使用。適合于從事TI DSP開發(fā)的工程技術(shù)人員以及高校的學(xué)生參考。
標(biāo)簽： Code_Composer_Studio CCS IDE
上傳時(shí)間： 2013-07-02
上傳用戶：dongqiangqiang
隨著電子技術(shù)的不斷發(fā)展和進(jìn)步，嵌入式系統(tǒng)也越來越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機(jī)、數(shù)碼相機(jī)、掌上電腦、便攜式掃描儀等等都應(yīng)用到了嵌入式系統(tǒng)。 論文首先介紹了嵌入式系統(tǒng)，包括嵌入式系統(tǒng)的構(gòu)成、特點(diǎn)、發(fā)展趨勢(shì)以及FPGA在嵌入式中的應(yīng)用等，指明嵌入式系統(tǒng)設(shè)計(jì)一般可分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。 硬件設(shè)計(jì)部分，首先介紹了FPGA的相關(guān)知識(shí)，包括FPGA構(gòu)成、特性、開發(fā)工具、開發(fā)流程等，并對(duì)論文中選用的Altera公司的CyclonⅡ器件做了詳細(xì)的介紹。利用SOPC Builder、NiosⅡ等工具設(shè)計(jì)創(chuàng)建了NiosⅡ CPU內(nèi)核，添加以太網(wǎng)、Flash、PIO以及VGA接口等模塊，生成了一個(gè)Nios CPU內(nèi)核，完成硬件設(shè)計(jì)。 軟件設(shè)計(jì)部分，研究了嵌入式操作系統(tǒng)的發(fā)展、種類、特點(diǎn)等，簡(jiǎn)單介紹了幾種代表性的嵌入式操作系統(tǒng)。選擇嵌入式操作系統(tǒng)時(shí)，綜合考慮了內(nèi)核、可移植性、可裁剪性、外掛模塊、成本、服務(wù)等各種因素，最終選用μCLinux操作系統(tǒng)。詳細(xì)介紹了μCLinux的特點(diǎn)、基本架構(gòu)、代碼結(jié)構(gòu)等。利用NiosⅡIDE為宿主機(jī)建立Linux開發(fā)環(huán)境。在IDE里配置Linux內(nèi)核和文件系統(tǒng)，編譯后上載到做好的硬件平臺(tái)上。啟動(dòng)μCLinux后將一個(gè)C語言編寫的九宮格求解程序下載到開發(fā)板中運(yùn)行，檢驗(yàn)運(yùn)行結(jié)果，驗(yàn)證嵌入式系統(tǒng)的正確性。 論文所做的只是嵌入式系統(tǒng)的一個(gè)應(yīng)用實(shí)例。實(shí)際應(yīng)用過程中，用戶可以根據(jù)自己的實(shí)際需要對(duì)軟硬件進(jìn)行修改，以實(shí)現(xiàn)不同的功能。
標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-19
上傳用戶：zhuoying119
高速大容量數(shù)據(jù)采集存儲(chǔ)技術(shù)在通信、航天、氣象、雷達(dá)等多個(gè)領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展，對(duì)數(shù)據(jù)的采集和傳輸速率要求越來越高，對(duì)數(shù)據(jù)存儲(chǔ)的速度和容量要求也越來越高。高速數(shù)據(jù)存儲(chǔ)主要包括存儲(chǔ)介質(zhì)選取、存儲(chǔ)器控制、數(shù)據(jù)存儲(chǔ)和總線應(yīng)用等，如何實(shí)時(shí)、高速、連續(xù)大量地采集存儲(chǔ)數(shù)據(jù)是一個(gè)關(guān)鍵性問題。 本文設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲(chǔ)介質(zhì)，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內(nèi)存實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速大容量穩(wěn)定存儲(chǔ)。 該磁盤陣列同時(shí)管理五個(gè)IDE硬盤，平均數(shù)據(jù)流達(dá)到250MB/s，峰值傳輸速率達(dá)到500MB/s，也可以擴(kuò)展更多硬盤構(gòu)成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計(jì)算機(jī)連接，可同時(shí)存儲(chǔ)四路AD數(shù)據(jù)，可以通過人機(jī)交互界面實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)采集情況，在計(jì)算機(jī)上實(shí)現(xiàn)整個(gè)磁盤陣列的實(shí)時(shí)控制。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-06-14
上傳用戶：2404
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-08-03
上傳用戶：gdgzhym
本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。
標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶：hanli8870
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
