給大家上傳一本非常好的關(guān)于verilog-Hdl的電子書，實用，易懂，易學。此為第九章---結(jié)構(gòu)建模
標簽： verilog-Hdl 家 電子書
上傳時間： 2016-05-29
上傳用戶：lacsx
給大家上傳一本非常好的關(guān)于verilog-Hdl的電子書，實用，易懂，易學。此為第十章
上傳時間： 2013-12-14
上傳用戶：ggwz258
給大家上傳一本非常好的關(guān)于verilog-Hdl的電子書，實用，易懂，易學。此為十一章
上傳時間： 2014-01-17
上傳用戶：洛木卓
給大家上傳一本非常好的關(guān)于verilog-Hdl的電子書，實用，易懂，易學。此為 第十二章
上傳時間： 2013-12-17
上傳用戶：dragonhaixm
給大家上傳一本非常好的關(guān)于verilog-Hdl的電子書，實用，易懂，易學。此為 第十三章
上傳用戶：xz85592677
verilog Hdl教程135例，很多例子很實用，可以直接實用或參考也可以。
標簽： verilog Hdl 135 教程
上傳時間： 2013-12-27
上傳用戶：15071087253
華為Verilog Hdl 入門教程，下載后請解壓。
標簽： Verilog Hdl 華為 入門教程
上傳時間： 2016-06-04
上傳用戶：talenthn
(2003 prentice-hall)verilog Hdl：a guide to digital design and synthesis(2nd edition).rar
標簽： prentice-hall synthesis digital edition
上傳用戶：teddysha
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog Hdl
標簽： QUARTUSII CYCLONE verilog ATERA
上傳時間： 2013-12-25
上傳用戶：qilin
簡述了V Hdl 語言的功能及其特點,并以 8 位串行數(shù)字鎖設(shè)計為例,介紹了在Max + plus Ⅱ10. 2 開發(fā)軟件下,利用V Hdl 硬件描述語言設(shè) 計數(shù)字邏輯電路的過程和方法。并設(shè)計了密碼鎖
標簽： Hdl plus Max 10
上傳時間： 2013-12-23
上傳用戶：yimoney
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
