亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

HDLC通信模塊發(fā)送接收模塊VHDL源碼

HDLC通信模塊發(fā)送接收模塊VHDL源碼

標(biāo)簽： HDLC VHDL 通信模塊 發(fā)送

上傳時間： 2013-12-21

上傳用戶：xcy122677

This a VHDL implementation of an HDLC controller

This a VHDL implementation of an HDLC controller

標(biāo)簽： implementation controller This HDLC

上傳時間： 2016-06-01

上傳用戶：saharawalker

基于VHDL的HDLC協(xié)議實驗

基于VHDL的HDLC協(xié)議實驗基于VHDL的HDLC協(xié)議實驗

標(biāo)簽： HdlC vhdl

上傳時間： 2015-04-16

上傳用戶：英語卡卡

基于FPGA的HDLC協(xié)議控制器的設(shè)計

本文以符號多項式理論為基礎(chǔ)，從理論上論證了任意長度比特組合的CRC校驗碼的并行算法，提出了并行CRC計算的數(shù)學(xué)模型，并且以8位二進制序列(即一個字節(jié))為例，介紹了利用此數(shù)學(xué)模型計算校驗碼的方法，最后給出了與此算法相對應(yīng)的VHDL模型。經(jīng)過對實驗數(shù)據(jù)的對比分析，表明文中所提并行CRC算法的關(guān)鍵路徑延遲和硬件面積都得到了優(yōu)化，以Top-Down設(shè)計方法給出了一種HDLC協(xié)議控制器的設(shè)計方案，用VHDL語言進行了行為級描述，采用Xilinx公司的FPGA產(chǎn)品進行實現(xiàn)。

標(biāo)簽： FPGA HDLC 協(xié)議控制器

上傳時間： 2013-06-09

上傳用戶：s363994250

HDLC接口的實現(xiàn)

HDLC接口的實現(xiàn)，用VHDL寫的，帶有文檔！

標(biāo)簽： HDLC 接口

上傳時間： 2016-04-05

上傳用戶：ecooo

VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計

VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計

標(biāo)簽： VHDL 硬件描述語言 數(shù)字邏輯 電路設(shè)計

上傳時間： 2013-05-19

上傳用戶：eeworm

VHDL硬件描述語言 e文 PDF版

VHDL硬件描述語言 e文 PDF版

標(biāo)簽： VHDL 硬件描述語言

上傳時間： 2013-04-15

上傳用戶：eeworm

VHDL程序?qū)嵗? .PDF

VHDL程序?qū)嵗? .PDF

標(biāo)簽： VHDL 上傳時間： 2013-06-02

VHDL語言100例詳解

VHDL語言100例詳解

標(biāo)簽： VHDL 100 語言

上傳時間： 2013-06-05

上傳用戶：eeworm

可編程邏輯系統(tǒng)的VHDL設(shè)計技術(shù) .PDF

可編程邏輯系統(tǒng)的VHDL設(shè)計技術(shù) .PDF

標(biāo)簽： VHDL 可編程 邏輯系統(tǒng)

上傳時間： 2013-07-22

上傳用戶：eeworm