PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優點成為當今最流行的計算機局部總線。在嵌入式系統領域中，許多IP都是基于PCI總線設計的。本文闡述一種以ARM9作為CPU的嵌入式系統的PCI北橋設計與驗證。 首先介紹基于ARM的嵌入式系統結構，并深入研究PCI2.2總線行為規范。在此基礎上提出一種基于ARM處理器的PCI總線北橋的設計方案，整個設計主要分為主設備接口模塊，目標設備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設備接口模塊和目標設備接口模塊，論文主要從數據通路和控制路徑的實現兩方面進行闡述。對于集成的總線仲裁器，設計采用兩優先級的循環優先算法，通過一組設備編號寄存器實現了PCI總線上的仲裁，此外，論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細的描述，最終采用自頂向下的方法實現了整個設計。 在驗證部分，引入了基于平臺的驗證思路，通過搭建驗證平臺，可以高效地實現驗證。論文重點討論了驗證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個驗證點控制驗證流程。此外，為提高驗證的自動化程度，論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本，提高了整個驗證系統的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設計的仿真驗證。設計通過驗證并成功實現在基于ARM的集成處理器，達到預定的功能設計要求，并具有良好的性能，最后對后續開發進行了探討。
上傳時間： 2013-05-22
上傳用戶：uuuuuuu
隨著現代科學技術的發展和人民生活水平的提高，人們對住宅的安全性提出了更高的要求。由于視頻監控具有直觀、方便、信息內容豐富等的特點，而被廣發的應用各種安防系統中。現有的家居監控系統智能化程度低，無法更好的適應家居安防系統的要求，因此研究并開發出適合人們需要的智能化家居視頻監控系統具有重要的意義。 本課題針對現有家居視頻監控系統的問題，選用SAMSLING公司基于ARM9核的S3C2410芯片作為CPU，擴展了USB攝像頭、Internet芯片、紅外傳感器模塊、液晶屏、鍵盤等外圍設備，設計出一種基于ARM的智能家居網絡視頻監控系統。該系統的功能主要包括：攝像頭采集圖像并在LCD上進行顯示；在戶外PC上可以通過網絡查看ARM端家中情況，圖像經過壓縮后進行傳輸；截取圖像進行人臉檢測；當檢測到人臉時，GPRS發送短信通知主人有入侵情況發生；檢測到人臉的圖像壓縮后進行存儲。 本文介紹了系統各個硬件型號的選取，硬件的性能參數，硬件引腳和寄存器參數，設計了各個硬件之間的接口電路。系統的軟件部分采用嵌入式Linux作為操作系統，在目標板上移植了引導程序、Linux裁剪后的系統和文件系統，在此基礎上實現了攝像頭圖像采集和LCD上的顯示、基于膚色和模板匹配的人臉檢測算法、基于DCT變換的有損圖像壓縮算法、GPRS短信發送、圖像網絡傳輸等軟件功能。 試驗結果表明，本系統能夠較好的實現預期的功能，具有較好的穩定性和應用前景。
上傳時間： 2013-04-24
上傳用戶：四只眼
以太網是局域網中應用最廣泛的聯網技術,其速率已經從最初的10Mbit/s發展到現在的10Gbit/s,而且其應用領域也已經從最初的局域網延伸到城域網、廣域網.介質訪問控制(MAC)子層是以太網的核心,以太網的操作是基于MAC協議的.該文的主要內容是以太網MAC的FPGA設計,設計的MAC符合IEEE802.3規范,可以通過MII或RMII連到物理層,并且提供流量控制、統計信息收集、內部寄存器配置等功能.該論文的設計輸入是采用VHDL語言來完成的,通過在EDA工具下的仿真和綜合,驗證了設計的正確性和實用性.
上傳時間： 2013-04-24
上傳用戶：stampede
本手冊重點介紹中檔系列器件，即 PIC16CXXX單片機系列。 本手冊介紹了PIC16CXXX 系列單片機的架構和外設模塊的操作，但并不涉及每個器件的具體細 節。 因此，本手冊并不取代器件數據手冊， 而是對它作了補充。 也就是說，本手冊提供了PICmicro 系列單片機的架構和外設模塊的一般特點和操作，而數據手冊則給出了具體細節，如存儲器映射 等。 本手冊給出了初始化例子。這些例子有時是針對特定器件，而有別于整個系列的一般屬性，盡管 對于大多數其他器件來說，它們都是可行的。對寄存器文件映射有所不同的器件，可能需要作一 些修改。
上傳時間： 2013-07-12
上傳用戶：541657925
遠程監控系統是許多重要場所諸如電力、郵電、銀行、交通、商場等需要信息廣泛交流企業的生產與管理的必備系統。傳統遠程監控系統的實現方式一般都需要自己建設并維護有線或無線網絡，維護費用高，通信距離有限。隨著通信技術的發展，原有的遠程監控系統已經日益不能滿足多方面的要求，我們需要實時性更高，通信距離更遠，成本更低的通信方式，本文就此提出了一種基于GPRS的遠程數據監控系統。 本文的創新點是采用了GPRS技術中的TCP傳輸方式來傳輸監控系統采集的圖像數據，相比傳統有線網絡，在維護成本，通信距離上有了很大的提高，相比傳統無線網絡在實時性，傳輸速率，可靠性上有了明顯的改善。 本論文分幾個部分詳細介紹了課題的研究內容。第一部分主要介紹了課題背景和監控系統的發展歷史及各類監控系統的比較。第二部分描述了本監控系統中遠程終端硬件系統搭建工作，包括各部分器件的選取以及在S3C4480為核心的開發板上擴展出LM9617接口。第三部分描述了以uC/OS操作系統為核心的遠程終端軟件設計流程，包括uC/OS操作系統和FAT16文件系統的移植，LCD顯示驅動， Nand-flash底層驅動的編寫等工作。第四部分詳細說明了本系統圖像采集的具體軟件實現，包括根據實際情況配置CMOS圖像傳感器LM9617的寄存器以及從LM9617中讀取圖像數據然后將數據寫入Nand-flash存儲器的具體過程。第五部分詳細說明了本系統圖像數據傳輸的具體軟件實現，采用的是GPRS企業公網組網方式，包括遠程終端程序設計和監控中心服務器搭建兩部分工作。遠程終端程序設計包括初始化串口通信，將Nand-flash中的圖像數據讀出并通過GPRS模塊GM862發送到監控中心服務器上；監控中心服務器程序設計包括啟動建立并啟動Socket監聽，以及收到連接請求后GPRS通信鏈路的建立。最后分別用TCP和UDP兩種傳輸方式對監控系統進行了測試，證明了GPRS的TCP傳輸方式確實更適合于監控系統。
上傳時間： 2013-07-19
上傳用戶：liuwei6419
FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(SoC)的發展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽： FPGAIP
上傳時間： 2013-04-24
上傳用戶：gokk
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發展,采用現場可編程門陣列FPGA進行數字信號處理得到了飛速發展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現.首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發環境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統的高層次設計方法,討論了數字系統設計層次的劃分和數字系統的自頂向下的設計方法,探討了數字集成系統的系統級設計和寄存器傳輸級設計,描述了數字集成系統的高層次綜合方法.最后該文描述了數字信號處理系統結構的實現方法,指出常見的高速、實時信號處理系統的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖;重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
上傳時間： 2013-07-19
上傳用戶：woshiayin
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數據壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統,目前為止的軟件實現方案的執行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術編碼的原理及實現算法進行了深入的研究,并重點探討了JPEG2000中算術編碼的硬件實現問題,給出了一種硬件最優化的算術編碼實現方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優化的算術編碼實現方案,并以Altera 20K200E FPGA為基礎,在Active-HDL環境中進行了功能仿真,在Quartus Ⅱ集成開發環境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結果表明,本文設計的硬件算術編碼器與實現JPEG2000的軟件:Jasper[2]中的算術編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數字監控系統等實際應用有著重要的意義.
上傳時間： 2013-05-16
上傳用戶：671145514
本文對TCN中的MVB技術進行了研究，并在深入了解MVB的通信機制的基礎上，提出了采用FPGA替代MVB控制器專用芯片的解決方法。根據TCN協議，連接在MVB上的設備可以分為5類，其中1類設備可以在不需要CPU的基礎上實現自動通信，最為常用。本設計的目的就是采用FPGA替代MVB1類設備控制器。 文章采用自頂向下的模塊化設計方法，根據MVB1類設備控制器要實現的功能，將設計劃分為3個模塊：發送模塊、接收模塊和MVB1類模式控制模塊。其中發送模塊又劃分為位控制單元、CRC生成單元、FIFO單元和曼徹斯特編碼單元等。接收模塊又劃分為幀起始檢測單元、時鐘恢復單元、幀分界符檢測單元、數據譯碼單元、CRC校驗單元、譯碼控制單元和長度錯誤檢測單元等。MVB1類模式控制模塊又劃分為報文錯誤處理單元、主幀寄存器單元、TM控制單元和主控單元等。上述各模塊的RTL級設計都是采用硬件描述語言Verilog實現的。
上傳時間： 2013-07-21
上傳用戶：dengzb84
JPEG2000是新一代的靜態圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區域編碼等，因而它具有廣闊的應用前景，特別是在數碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現將會占用大量的處理器時間和內存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產品、消費類電子產品中的應用，打開巨大的潛在市場，研究硬件實現的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現該算法并進行優化，在研究和分析了上下文編碼算法運算特點的基礎上，設計了列判斷和交錯存儲相結合的硬件實現方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸的能力，而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數據包的先后順序來實現漸進傳輸的目的。本文對JPEG2000中實現漸進傳輸的機制進行了分析，并研究了碼流組織的算法實現。 為了對JPEG2000算法實現進行驗證，本文設計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼，而ARM處理器則完成碼流組織、數據打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證，實驗結果表明本文設計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
<li id="yeay2"></li> <rt id="yeay2"></rt>