亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

II-<b>advanced</b>

  • 可重構(gòu)FPGA通訊糾錯進化電路及其實現(xiàn)

    ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設(shè)計方法對實際的進化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.

    標(biāo)簽: FPGA 可重構(gòu) 通訊 糾錯

    上傳時間: 2013-07-01

    上傳用戶:myworkpost

  • cadence 15.7安裝步驟及方法

    cadence 15.7安裝步驟及方法安裝步驟: 1、  證書生成 a、雙擊Crack->keygen.exe, b、HO

    標(biāo)簽: cadence 15.7

    上傳時間: 2013-07-26

    上傳用戶:xoxoliguozhi

  • 周立功μCOS-II培訓(xùn)教程之工程模板

    功UCOSII培訓(xùn)教程------周立功μCOS-II培訓(xùn)教程之工程模板

    標(biāo)簽: COS-II 培訓(xùn)教程 工程模板

    上傳時間: 2013-06-07

    上傳用戶:ccclll

  • 周立功μCOS-II程序設(shè)計基礎(chǔ)

    周立功μCOS-II程序設(shè)計基礎(chǔ),值得新手學(xué)習(xí)。

    標(biāo)簽: COS-II 程序設(shè)計

    上傳時間: 2013-04-24

    上傳用戶:trepb001

  • 基于DSP和FPGA的運動控制技術(shù)的研究

    該課題通過對開放式數(shù)控技術(shù)的全面調(diào)研和對運動控制技術(shù)的深入研究,并針對國內(nèi)運動控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運動控制技術(shù)研究的發(fā)展趨勢,吸收了世界開放式數(shù)控技術(shù)和相關(guān)運動控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內(nèi)容如下:首先,通過對制造業(yè)、開放式數(shù)控系統(tǒng)、運動控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對運動系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運動控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運動控制設(shè)計方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩(wěn)性、實時控制以及多軸聯(lián)動等,在FPGA上設(shè)計了功能相互獨立的四軸運動控制電路,仔細(xì)規(guī)劃并定義了各個寄存器的具體功能,設(shè)計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等,完全實現(xiàn)了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數(shù)電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對DSP軟件的具體實現(xiàn)進行了框架性的設(shè)計.然后,根據(jù)光電隔離原理設(shè)計了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計了四路模擬輸出電路;實現(xiàn)了PCI接口電路的設(shè)計;并針對常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業(yè)進行大幅圖形掃描時需要實時處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進行大幅圖形的實時處理.

    標(biāo)簽: FPGA DSP 運動控制

    上傳時間: 2013-06-09

    上傳用戶:youlongjian0

  • Quartus II 6.0.rar

    6.0版的Quartus? II軟件包括了由FPGA供應(yīng)商提供的第一款時序分析工具TimeQuest時序分析儀,為業(yè)界標(biāo)準(zhǔn)Synopsys設(shè)計約束(SDC)時序格式提供自然、全面的支持。這一最新版本還包括擴展的團隊設(shè)計功能,能夠有效管理高密度設(shè)計團隊之間的協(xié)作。這些改進迎合了當(dāng)今高密度90nm的設(shè)計要求,同時為滿足客戶對更高密度FPGA的需求以及Altera發(fā)展下一代65nm產(chǎn)品系列打下了基礎(chǔ)。

    標(biāo)簽: Quartus II

    上傳時間: 2013-05-21

    上傳用戶:sz_hjbf

  • uCOS-II內(nèi)核架構(gòu)解析

    uCOS-II內(nèi)核架構(gòu)解析uCOS-II內(nèi)核架構(gòu)解析uCOS-II內(nèi)核架構(gòu)解析uCOS-II內(nèi)核架構(gòu)解析uCOS-II內(nèi)核架構(gòu)解析uCOS-II內(nèi)核架構(gòu)解析

    標(biāo)簽: uCOS-II 內(nèi)核 架構(gòu)

    上傳時間: 2013-04-24

    上傳用戶:gaorxchina

  • 基于uCOS-II的無線監(jiān)控終端設(shè)計與實現(xiàn)

    一篇論文,本終端利用ARM 單片機控制GSM 模塊,依托GSM 網(wǎng)絡(luò),采集遠(yuǎn)程設(shè)備運行數(shù)據(jù),響應(yīng)監(jiān)控中心的一系列遙控命令。 文中介紹了該終端軟硬件的設(shè)計與實現(xiàn),給出了一種使用μC/OS-II 實現(xiàn)多任務(wù)操作的方法。

    標(biāo)簽: uCOS-II 無線監(jiān)控 終端設(shè)計

    上傳時間: 2013-06-20

    上傳用戶:tccc

  • 全數(shù)字化超聲診斷儀中的應(yīng)用研究

    數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛,研制全數(shù)字化的醫(yī)療儀器已成為趨勢。盡管很多超聲成像儀器設(shè)計制造中使用了數(shù)字化技術(shù),但是我們可以說現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展,PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用,例如數(shù)字通信和相控雷達(dá)領(lǐng)域。 在研究現(xiàn)代超聲成像原理的基礎(chǔ)上,我們首先介紹了常見的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能,同時也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們詳細(xì)分析討論了B 超中,全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實現(xiàn)手段。我們設(shè)計實現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率,仿真結(jié)果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息,也能給出多普勒超聲成像所需要的回波的相移信息。我們設(shè)計實現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器,能夠給出一對幅值和相位較平衡的正交信號,且在FPGA 片內(nèi)實現(xiàn)方案簡單廉價。數(shù)控振蕩器輸出波形的頻率可動態(tài)控制且精度較高,對于隨著超聲在人體組織深度上的穿透衰減,導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象,可視作將回波接收機的中心頻率同步動態(tài)變化進行補償。 還設(shè)計實現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計實現(xiàn)了聚焦延時、脈寬和重復(fù)頻率可動態(tài)控制的發(fā)射驅(qū)動脈沖產(chǎn)生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊,功能仿真和時序分析結(jié)果表明該子系統(tǒng)為設(shè)計實現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ),將加快其研發(fā)和制造進程,為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來新思路。

    標(biāo)簽: 全數(shù)字 中的應(yīng)用 超聲診斷儀

    上傳時間: 2013-05-30

    上傳用戶:tonyshao

  • CortexM0上移植UCOS-II

    在CortexM0上移植ucos-ii,用的是NXP公司的LPC1114處理器,ucos-ii版本是V2.86,初學(xué)者可以作為參考^_^

    標(biāo)簽: CortexM0 UCOS-II 移植

    上傳時間: 2013-04-24

    上傳用戶:fuzhoulinzexu

主站蜘蛛池模板: 扶余县| 永胜县| 怀远县| 西昌市| 咸宁市| 息烽县| 武清区| 平遥县| 平顺县| 普陀区| 嘉善县| 乳山市| 吉水县| 高邑县| 浠水县| 革吉县| 仪征市| 马山县| 包头市| 临泉县| 玉龙| 陕西省| 苗栗县| 玛纳斯县| 北海市| 广东省| 都兰县| 平武县| 剑阁县| 南昌市| 阜康市| 从江县| 朝阳区| 海阳市| 邓州市| 古田县| 兴文县| 凌海市| 凤台县| 广平县| 财经|