iec61162標(biāo)準(zhǔn)iec61162-1{ed4.0}en_digital InterfACe
標(biāo)簽： iec61162 標(biāo)準(zhǔn)
上傳時間： 2021-11-22
上傳用戶：jiabin
CH340C+RT9013+MINI USB接口板 AD設(shè)計硬件原理圖+PCB文件,ALTIUM設(shè)計的2層板設(shè)計，包括完整的原理圖和PCB文件，主要器件如下：Library Component Count : 12Name Description----------------------------------------------------------------------------------------------------CAP CapacitorCC2640EM CC2630 ModuleCH340 CH340 USB 2 UARTCON11 Connector 11pinsCON12 Connector 12pinsCON3X2 Connector 5*2LED LEDRES ResistorRT9013 RT9013 3.3VSWITCH switch 6*6USB1 USB ConnectorsXDS110-Lte XDS110-Lite Target InterfACe
標(biāo)簽： ch340c rt9013 usb 接口 ad設(shè)計
上傳時間： 2021-11-24
上傳用戶：canderile
該函數(shù)庫是一個固件函數(shù)包，它由程序、數(shù)據(jù)結(jié)構(gòu)和宏組成，包括了微控制器所有外設(shè)的性能特征。該函數(shù)庫還包括每一個外設(shè)的驅(qū)動描述和應(yīng)用實例。通過使用本固件函數(shù)庫，無需深入掌握細(xì)節(jié)，用戶也可以輕松應(yīng)用每一個外設(shè)。因此，使用本固態(tài)函數(shù)庫可以大大減少用戶的程序編寫時間，進(jìn)而降低開發(fā)成本。 每個外設(shè)驅(qū)動都由一組函數(shù)組成，這組函數(shù)覆蓋了該外設(shè)所有功能。每個器件的開發(fā)都由一個通用 API(application programming InterfACe 應(yīng)用編程界面)驅(qū)動，API 對該驅(qū)動程序的結(jié)構(gòu)，函數(shù)和參數(shù)名稱都進(jìn)行了標(biāo)準(zhǔn)化。 所有的驅(qū)動源代碼都符合“Strict ANSI-C”標(biāo)準(zhǔn)（項目于范例文件符合擴充 ANSI-C 標(biāo)準(zhǔn)）。我們已經(jīng)把驅(qū)動源代碼文檔化，他們同時兼容 MISRA-C 2004 標(biāo)準(zhǔn)（根據(jù)需要，我們可以提供兼容矩陣）。由于整個固態(tài)函數(shù)庫按照“Strict ANSI-C”標(biāo)準(zhǔn)編寫，它不受不同開發(fā)環(huán)境的影響。僅對話啟動文件取決于開發(fā)環(huán)境。
上傳時間： 2021-12-09
上傳用戶：
基于FPGA設(shè)計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user InterfACe data widthparameter ADDR_BITS = 24 ; //external memory user InterfACe address widthparameter BUSRT_BITS = 10 ; //external memory user InterfACe burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
標(biāo)簽： fpga sdram verilog quartus
上傳時間： 2021-12-18
上傳用戶：
STM32F030C8T6 單片機+DM9051以太網(wǎng)RJ45模塊ALTIUM設(shè)計硬件原理圖+PCB+封裝庫文件，采用4層板設(shè)計，板子大小為5046x28mm，雙面布局布線，包括完整的原理圖和PCB文件，可以用Altium Designer(AD)軟件打開或修改，可作為你產(chǎn)品設(shè)計的參考。DM9051NP SPI接口網(wǎng)卡芯片是為了方便MCU單片機系統(tǒng)進(jìn)行以太網(wǎng)通信而開發(fā)出的解決方案。DM9051NP芯片是帶有行業(yè)標(biāo)準(zhǔn)串列外設(shè)接口（Serial Peripheral InterfACe，SPI）的獨立以太網(wǎng)控制器。DM9051NP符合IEEE 802.3 規(guī)范，它還支持以DMA 模式來傳輸，以實現(xiàn)資料傳送快速。DM9051NP通過1個中斷引腳和SPI接口來進(jìn)行與主控制器/MCU單片機的通信，資料傳輸規(guī)格為10/100 M。
標(biāo)簽： stm32 單片機 dm9051 以太網(wǎng)
上傳時間： 2022-01-21
上傳用戶：
Single chip TFT-LCD Controller/Driver with On-chip Frame Memory (FM) Display Resolution: 240*RGB (H) *320(V) Frame Memory Size: 240 x 320 x 18-bit = 1,382,400 bits LCD Driver Output Circuits- Source Outputs: 240 RGB Channels- Gate Outputs: 320 Channels- Common Electrode Output Display Colors (Color Mode)- Full Color: 262K, RGB=(666) max., Idle Mode Off- Color Reduce: 8-color, RGB=(111), Idle Mode On Programmable Pixel Color Format (Color Depth) for Various Display Data input Format- 12-bit/pixel: RGB=(444)- 16-bit/pixel: RGB=(565)- 18-bit/pixel: RGB=(666) MCU InterfACe- Parallel 8080-series MCU InterfACe (8-bit, 9-bit, 16-bit & 18-bit)- 6/16/18 RGB InterfACe(VSYNC, HSYNC, DOTCLK, ENABLE, DB[17:0])- Serial Peripheral InterfACe(SPI InterfACe)- VSYNC InterfACe
上傳時間： 2022-03-04
上傳用戶：
5G通信技術(shù)白皮書技術(shù)資料合集摘 要 5G 致力于應(yīng)對 2020 后多樣化差異化業(yè)務(wù)的巨大挑戰(zhàn)，滿足超高速率、超低時延、高速移動、高能效 和超高流量與連接數(shù)密度等多維能力指標(biāo)。FuTURE 論壇 5G 特別興趣組（SIG）圍繞著“柔性、綠色、極 速”的 5G 愿景，以“5+2”技術(shù)理念，重新思考 5G 網(wǎng)絡(luò)的設(shè)計原則： 1) 香農(nóng)理論再思考（Rethink Shannon）：為無線通信系統(tǒng)開啟綠色之旅 2) 蜂窩再思考（Rethink Ring & Young）：蜂窩不再（no more cell） 3) 信令控制再思考（Rethink signaling & control）：讓網(wǎng)絡(luò)更智能 4) 天線再思考（Rethink antennas）：通過 SmarTIle 讓基站隱形 5) 頻譜空口再思考（Rethink spectrum & air InterfACe）：
標(biāo)簽： 5G通信
上傳時間： 2022-03-06
上傳用戶：
CH341系列編程器芯片usb轉(zhuǎn)串口Altium Designer AD原理圖庫元件庫CSV text has been written to file : 1.9 - CH341系列編程器芯片.csvLibrary Component Count : 56Name Description----------------------------------------------------------------------------------------------------CH311Q PC debug port monitorCH331T Mini USB Disk ControllerCH340G CH340H USB to TTL Serial / UART, USB to IrDACH340T USB to TTL Serial / UART, USB to IrDACH340R USB to IrDA, USB to RS232 SerialCH340S_P USB to Print Port / ParallelCH340S_S USB to TTL Serial / UART, pin compatible with CH341CH341A_S USB to TTL Serial / UART / I2C/IICCH341S_P USB to Print Port / ParallelCH341A_P USB to Print Port / ParallelCH341S_S USB to TTL Serial / UARTCH341S_X USB to EPP Parallel / SPI / I2C/IICCH341A_X USB to EPP Parallel / SPI / I2C/IICCH341T USB to TTL Serial / UART / I2C/IICCH345T USB to MidiCH352L_M PCI to 8255 mode 2 Parallel for MCU and 16C550 UART / IrDACH352L_P PCI to Print Port / Parallel and 16C550 UART / IrDACH352L_S PCI to Dual 16C550 UART, TTL Serial*2 / IrDA*1CH362L PCI Device / Slave only for RAM / Expansion ROMCH364F Member of CH364 chipsetsCH364P PCI Device / Slave Embedded Flash ROM, for Expansion ROMCH365P PCI Device / Slave, for I/O port or RAM / ROMCH372T USB Device / Slave for MCU, ParallelCH372A USB Device / Slave for MCU, ParallelCH372V USB Device / Slave for MCU, ParallelCH374S USB Host & Device / Slave for MCU, parallel / SPICH374T USB Host & Device / Slave for MCU, parallel / SPICH375S USB Host & Device / Slave for MCU, parallel / UART SerialCH375A USB Host & Device / Slave for MCU, parallel / UART SerialCH375V USB Host & Device / Slave for MCU, parallel / UART SerialCH411G FDC MFM encode and decodeCH421A Dual port bufferCH421S Dual port bufferCH423D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423D_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423G I2C/IIC I/O expander, 6 GPO + 5 GPIOCH432Q Dual 16C550 UART with IrDA, parallel / SPICH432T SPI Dual 16C550 UART with IrDACH450K 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450H 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH451L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire InterfACe, SPICH451S 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire InterfACe, SPICH451D 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire InterfACe, SPICH452L_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452L_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire InterfACe, SPICH452S_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452S_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire InterfACe, SPICH453S 16 Digits / 128 LEDs Drive, I2C/IICCH453D 16 Digits / 128 LEDs Drive, I2C/IICPCI 32Bit PCI Bus, simple / short cardPCI32 32Bit PCI BusUSB USB Port
標(biāo)簽： ch341 編程芯片 usb 串口 altium designer
上傳時間： 2022-03-13
上傳用戶：
如今，隨著人們對安全、節(jié)能環(huán)保、舒適等性能的持續(xù)追求，催生了汽車工業(yè)快速發(fā)展，尤其是汽車電子及總線技術(shù)的快速發(fā)展。目前汽車電子化已成為汽車工業(yè)發(fā)展的趨勢，但是其快速的發(fā)展也面臨著挑戰(zhàn)。為了解決應(yīng)用程序重復(fù)開發(fā)、移植困難等傳統(tǒng)汽車電子嵌入式軟件開發(fā)模式下所產(chǎn)生的問題，AUTOSAR組織應(yīng)運而生，其為汽車電子產(chǎn)品的開發(fā)提供一種標(biāo)準(zhǔn)的、開放的軟件架構(gòu)體系提升了軟件的質(zhì)量，降低軟件的開發(fā)成本，縮短軟件的開發(fā)周期，它是未來汽車電子嵌入式軟件的發(fā)展趨勢。本文通過調(diào)查目前國際上的各種成熟的 AUTOSAR實現(xiàn)方案，以及通過掌握汽車行業(yè)應(yīng)用較為廣泛的幾類總線協(xié)議標(biāo)準(zhǔn)，完成一種基于 AUTOSAR的汽車電子通信協(xié)議棧軟件的設(shè)計與實現(xiàn)方法，更探索性地將該通信系統(tǒng)基礎(chǔ)軟件集成在車身控制器上，之后搭建通信功能的仿真集成測試環(huán)境以對其進(jìn)行驗證，目的是將其最終用于量產(chǎn)車型項H上。本文的工作內(nèi)容和成果總結(jié)有以下兒點1、分析和掌握 AUTOSAR架構(gòu)及標(biāo)準(zhǔn)，在此基礎(chǔ)上設(shè)計了符合 AUTOSAR通信協(xié)議軟件模塊的架構(gòu)和層次。該通信協(xié)議軟件模塊基于CAN總線協(xié)議，實現(xiàn)各個COM、PDU Router、CAN NM幾個模塊的接口和內(nèi)部實現(xiàn)機制，具有良好的移植性與可擴展性2、具體設(shè)計并實現(xiàn)了符合 AUTOSAR通信協(xié)議棧的基礎(chǔ)軟件模塊，其中包含的基礎(chǔ)軟件模塊有COM、PDU Router，CAN InterfACe、CAN Driver以及 CAN NM具備了信號發(fā)送和接收、信號路由、信號過濾、PDU網(wǎng)關(guān)路由、網(wǎng)絡(luò)管理控制等功能，具有較高的穩(wěn)定性、可擴展性和可維護(hù)性3、把該通信系統(tǒng)的實現(xiàn)與在汽車電子中的實際應(yīng)用結(jié)合起來，在使用 Freescale的MC9s12XEP100微控制器的車身控制器上搭建集成測試環(huán)境，并且具體設(shè)計了測試方案及測試用例，完成了該通信系統(tǒng)信號收發(fā)、路由及網(wǎng)絡(luò)管理控制等功能的集成測試驗證工作。
標(biāo)簽： autosar 汽車電子 通信協(xié)議
上傳時間： 2022-03-19
上傳用戶：shjgzh
首先下載軟件，解壓軟件，安裝在程序中找到SEGGER,選里面的J-FLASH，進(jìn)入界面，剛開始的那個界面可以忽略，不用建project也可以；單擊菜單欄的“Options---Project settings”打開設(shè)置，進(jìn)行jlink配置;正在General選項，選擇“USB”，一般都是默認(rèn)配置，確認(rèn)一下即可;然后在CPU選項，選擇芯片型號，先選擇“Device”才能選擇芯片型號，芯片型號，要根據(jù)你使用的芯片進(jìn)行選擇;在Target InterfACe選項 里面選擇SWD模式;首先Target里面選“Connection”連接目標(biāo)芯片，然后 Target--Auto進(jìn)行程序燒寫;首先Target里面選擇“Connection”連接目標(biāo)芯片，然后 Target--Auto進(jìn)行程序燒寫.SEGGER J-Links are the most widely used line of debug probes available today. They've proven their value for more than 10 years in embedded development. This popularity stems from the unparalleled performance, extensive feature set, large number of supported CPUs, and compatibility with all popular development environments.
標(biāo)簽： JLINK
上傳時間： 2022-03-22
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
