亚洲精品国产综合区久久久久久久,国产成人影院,久久久久久久久一

JMDM-MB

JMDM-20DIOV2控制器說明書

8位高性能單片機作為主控制芯片，32K程序存儲空間(若有特定需要可用64K存儲空間的芯片)；16K數據存儲空間(若有特定需要可用32K存儲空間的芯片)，可用來保存數據，斷電數據不丟失；

標簽： JMDM DIOV 20 控制器

上傳時間： 2014-12-27

上傳用戶：ZZJ886
arm指令集(1)

arm指令集(1) 　ARM跳轉指令可以從當前指令向前或向后的32MB地址空間跳轉。這類跳轉指令有以下4種。　　（1）B 跳4專指令　　B〔條件）（地址）　　B指令屬于ARM指令集，是最簡單的分支指令。一旦遇到一個B指令，ARM處理器將立即跳轉到給定的地址，從那里繼續執行。注意：存儲在分支指令中的實際值是相對當前R15的值的一個偏移量，而不是一個絕對地址。它的值由匯編器來計算，是24位有符號數，左移兩位后有符號擴展為32位，表示的有效偏移位為26位（＋／－ 32 MB）。　　（2）BL 帶返回的跳轉指令　　BI，〔條件）（地址）　　BL指令也屬于ARM指令集，是另一個分支指令。就在分支之前，在寄存器R14中裝載上R15的內容，因此可以重新裝載R14到R15中來返回到這個分支之后的那個指令處執行，它是子例程的一個基本但強力的實現。　　（3）BLX 帶返回和狀態切換的跳轉指令　　BLX ＜地址＞　　BLX指令有兩種格式，第1種格式的BLX指令記作BLX（1）。BLX（1）從ARM指令集跳轉到指令中指定的目標地址，并將程序狀態切換到Thumb狀態，該指令同時將PC寄存器的內容復制到LR寄存器中。　　BLX（1）指令屬于無條件執行的指令。　　第2種格式的BLX指令記作BLX（2）。BLX（2）指令從ARM指令集跳轉到指令中指定的目標地址，目標地址的指令可以是ARM指令，也可以是Thumb指令。目標地址放在指令中的寄存器＜dest＞中，該地址的bit［0］值為0，目標地址處的指令類型由CPSR中的T位決定。該指令同時將PC寄存器的內容復制到LR寄存器中。　　（4）BX 帶狀態切換的跳轉指令　　BX（條件）（dest）　　BX指令跳轉到指令中指定的目標地址，目標地址處的指令可以是ARM指令，也可以是Thumb指令。目標地址值為指令的值和0xFl·FFFFFF做“與”操作的結果，目標地址處的指令類型由寄存器決定。

標簽： arm 指令集

上傳時間： 2014-12-27

上傳用戶：laomv123
基于FPGA的多通道HDLC通信系統設計與實現

為了滿足某測控平臺的設計要求，設計并實現了基于FPGA的六通道HDLC并行通信系統。該系統以FPGA為核心，包括FPGA、DSP、485轉換接口等部分。給出了系統的電路設計、關鍵模塊及軟件流程圖。測試結果表明，系統通訊速度為1 Mb/s，并且工作穩定，目前該設計已經成功應用于某樣機中。

標簽： FPGA HDLC 多通道通信

上傳時間： 2013-11-25

上傳用戶：王成林。
基于RS485的數據通信協議的設計與實現

基于現場可編程門陣列（FPGA），設計了采用RS485標準的數據通信協議。其中，高速信號接收，采用同步485通信協議，高速接口包括時鐘和數據兩個信號，時鐘速率3.6864 MHz，利用同步時鐘上升沿檢測數據。低速信號接收采用異步485通信協議，波特率115.2 kbps，每字節1個起始位，8個數據位，1個截止位。針對高速數據接收時的情況，加入1 MB 容量的靜態存儲器SRAM作為緩存，保證接收數據的可靠性。

標簽： 485 RS 數據通信協議

上傳時間： 2013-10-10

上傳用戶：笨小孩
XAPP807-封裝最小的三態以太網MAC處理引擎

The Tri-Mode Ethernet MAC (TEMAC) UltraController-II module is a minimal footprint,embedded network processing engine based on the PowerPC™ 405 (PPC405) processor coreand the TEMAC core embedded within a Virtex™-4 FX Platform FPGA. The TEMACUltraController-II module connects to an external PHY through Gigabit Media IndependentInterface (GMII) and Management Data Input/Output (MDIO) interfaces and supports tri-mode(10/100/1000 Mb/s) Ethernet. Software running from the processor cache reads and writesthrough an On-Chip Memory (OCM) interface to two FIFOs that act as buffers between thedifferent clock domains of the PPC405 OCM and the TEMAC.

標簽： XAPP 807 MAC 封裝

上傳時間： 2013-10-26

上傳用戶：yuzsu
基于CY7C68013A的FPGA配置和通信接口設計

為了同時實現計算機對FPGA進行在線配置和高速數據傳輸，提出了一種基于CY7C68013A芯片的USB2.0接口設計方案。介紹了以CY7C68013A芯片為核心的系統硬件電路設計和軟件編程，詳細分析了CY7C68013A固件程序設計方法。CY7C68013A芯片在配置FPGA時受芯片內部CPU控制，配置速度為6 Mb/s，而在數據傳輸時采用從屬FIFO模式以實現高速數據通信。該方案可以廣泛應用到軟件無線電項目開發中。

標簽： 68013A C68013 68013 FPGA

上傳時間： 2014-12-29

上傳用戶：三人用菜
Kinetis K系列 MCU：全新的性能、功率和封裝選擇

基于 ARM® Cortex™-M4內核的Kinetis 系列產品在K10到K50 MCU系列的基礎上又添加了功耗更低、成本更優的新成員。這些MCU不僅提供32 KB到1 MB閃存、精準的模擬信號及出色的連接和HMI特性，還提供了一系列的小封裝。本會議將簡要介紹這些MCU的特性、產品計劃及配套支持。

標簽： Kinetis MCU 性能功率

上傳時間： 2013-10-17

上傳用戶：ccclll
基于Virtex5的PCI接口電路

PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標準的下一代標準。PCI Express利用串行的連接特點能輕松將數據傳輸速度提到一個很高的頻率，達到遠遠超出PCI總線的傳輸速率。一個PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數據帶寬。x1的通道能實現單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內嵌PCI-ExpressEndpoint Block硬核，為實現單片可配置PCI-Express總線解決方案提供了可能。　　本文在研究PCI-Express接口協議和PCI-Express Endpoint Block硬核的基礎上，使用Virtex5LXT50 FPGA芯片設計PCI Express接口硬件電路，實現PCI-Express數據傳輸

標簽： Virtex5 PCI 接口電路

上傳時間： 2013-12-27

上傳用戶：wtrl
機架式8路OTDR MB—V1.0器件焊接清單

清單

標簽： OTDR 1.0 8路器件

上傳時間： 2013-11-08

上傳用戶：AISINI005
基于FPGA的多通道HDLC通信系統設計與實現

為了滿足某測控平臺的設計要求，設計并實現了基于FPGA的六通道HDLC并行通信系統。該系統以FPGA為核心，包括FPGA、DSP、485轉換接口等部分。給出了系統的電路設計、關鍵模塊及軟件流程圖。測試結果表明，系統通訊速度為1 Mb/s，并且工作穩定，目前該設計已經成功應用于某樣機中。

標簽： FPGA HDLC 多通道通信

上傳時間： 2013-10-12

上傳用戶：as275944189