參考 FreeRTOs，orq怎樣工作小節獲取多任務的基本概念任務和聯合程序文檔提供了怎樣判斷何時適合以及何時不適合使用聯合程序的方法，下面是簡單的總結。注意一個系統可以只使用任務、或者只使用聯合程序、或混合使用-但是任務和聯合程序使用不同的API函數，因此一個隊列（或者信號）不能用于從任務傳遞數據到聯合程序，反之亦然。任務"的特性FreeRTOS低于V4.0.0.0的版本只允許實時系統的結構以一組任務的方式組成，這是RTOS調度的傳統模式。簡評 In brief：一個使用RTos的實時應用系統可以由一組獨立的任務組成，每個任務執行它自己的內容而不依賴于其他任務或者調度器。在任何時候只有個任務可以被執行，調度器負責決定哪個任務應當被執行。調度器反復啟動和停止任務（切換任務），因為個任務不清楚調度器的活動，所以在任務切換時保證處理器內容不變（寄存器值、堆棧等）就是實時內核調度器的工作。要做到這點每個任務都需要使用自己的堆棧，當任務切換時運行的參數保存到堆棧中任務再次運行時就可以從堆棧中恢復參數。參考 FreeRTOs怎樣工作小節獲得更多內容。就緒的任務是那些可以執行（沒有被阻塞或暫停），但是因為其他相同或更高優先級任務正在運行造成還沒有運行的任務。阻塞當一個任務等待臨時事件或外部事件時它就是處于阻塞狀態。例如，任務調用 VAsk Delay（），它將被阻塞（置為阻塞狀態）直到超過延時時間個臨時事件。任務也可以阻塞等待隊列和信號事件。阻塞狀態的任務般有一個超時時間，超時后任務將解鎖。阻塞的任務不會參與調度。
標簽： freertos
上傳時間： 2022-03-19
上傳用戶：kingwide
這是一個衡量通信速度的參數。它表示每秒鐘傳送的bit的個數。例如300波特表示每秒鐘發送300個bit，當我們提到時鐘周期時，我們就是指波特率例如如果協議需要4800波特率，那么時鐘是4800Hz，這意味著串口通信在數據線上的采樣率為4800Hz，通常電話線的波特率為14400，28800和36600，波特率可以遠遠大于這些值，但是波特率和距離成反比。串行口每秒發送或接收數據的碼元數為傳碼，單位為波特，也叫波特率，若發送或接收一位數據所需時間為T，則波特率為1/T，相應的發送或接收時鐘為1/T Hz。發送和接收設備的波特率應一致。位同步是實現收發雙方的碼元同步，由數據傳輸系統的同步控制電路實現。發送端由發送時鐘的定時脈沖對數據序列取樣再生，接收端由接收時鐘的定時脈沖對接收數據序列取樣判斷，恢復原來的數據序列。因此，接收時鐘和發送時鐘必須同頻同相，這是由接收端的定時提取和鎖相環電路實現的。傳碼率與位同步必須同時滿足。否則，接收設備接收不到有效信息
上傳時間： 2022-06-22
上傳用戶：
1.IDE環境配置1.1MDK環境的配置第一步：解壓GD32F10xxxKeil IDEConfig.rar壓縮文件；第二步：將編程算法文件FLMfle拷貝到MDK的安裝路徑"KeilARMFlash“文件夾下面；第三步：由于GD提供的MDK補丁中只提供了Flash編程算法，沒有提供器件選型補丁，所以當前還不能在MDK中選擇到GD的對應型號，客戶使用過程中只能采用ST的對應型號來過渡一下，相信GD后續一定會推出更完善的補丁。第四步：由于GD的Flash編程算法和ST的有一定差異使用GD的MCU的時候前面的器件選型可以選ST的但是這邊編程算法最好能夠選擇GD提供的編程算法文件，特別是大容量的，因為ST的最大的只有1M，而GD的有多達3M。為了更好的支持您的應用所以請選擇GD的Flash編程算法。1.2IAR環境的配置第一步：解壓GD32F10Xxx IAR IDE V6.3 Config.rar
標簽： MDK
上傳時間： 2022-07-01
上傳用戶：1208020161
AutoCAD是目前計算機輔助設計領域最流行的CAD軟件，此軟件功能強大、使用方便，在國內外廣泛應用于機械、建筑、家居、紡織等諸多行業。CAD2020新增功能：1.全新的暗色主題，提供更柔和的視覺和更清晰的視界。2.保存速度只需 0.5 秒，比上一代整整快了 1 秒。固態硬盤安裝時間縮短了 50%。3.“快速測量”工具允許通過移動/懸停光標來動態顯示對象的尺寸，距離和角度數據。4.增加新塊調色板，可以提高查找和插入多個塊的效率。5.重新設計的清理工具更新過后更實用和人性化。6.在一個窗口中比較圖紙的修訂DWG Compare 功能已經得到增強。7.云存儲應用程序集成AutoCAD 2020 已經支持 Dropbox，OneDrive 和 Box 等多個云平臺，這些選項在文件保存和打開的窗口中提供。
標簽： autocad
上傳時間： 2022-07-10
上傳用戶：
在Altium 軟件中區分內電層是正片還是負片的方法通常情況下，大家都知道電路板的表層都是正片，負片特指內電層，然而內電層不一定都是負片，也有用正片的。電路板的內電層使用正片或是負片，是由設計電路板的人決定的，和個人習慣有關。下面就簡單的說下，如何識別這個電氣層是正片還是負片。方法一、在板層的顯示和隱藏界面查看；進入板層顏色管理界面Design → Board Layers & Colors（快捷鍵L）有上圖可以看出，中間上方的Signal Layers 欄所示的都是正片層，Internal Planes 欄所示的都是負片層。這里注意一點，使用負片層時，負片層是不允許用交互式布線命令走線的。方法二、看層疊結構;進入層疊管理，Design → Layer Stack Manager上圖中右上角標注1 和2 的地方，1 處表示添加負片層，2 處表示添加正片層，執行此命令后，會在圖中的層疊處看到添加后的效果。本例中，使用了4 個正片層和兩個負片層；拿其中一種來說明問題，圖二中的3 標號處為負片層，雙擊層名稱，彈出對話框，參數如下圖所示；Net name 項是不允許修改的，這是負片層參數的特征。
標簽： altium
上傳時間： 2022-07-27
上傳用戶：shjgzh
GB-T 2471-1995 電阻器和電容器優先數系
上傳時間： 2013-04-15
上傳用戶：eeworm
矢量控制作為一種先進的控制策略，是在電機統一理論、機電能量轉換和坐標變換理論的基礎上發展起來的，具有先進性、新穎性和實用性的特點。它是以交流電動機的雙軸理論為依據，將定子電流矢量分解為按轉子磁場定向的兩個直流分量：一個分量與轉子磁鏈矢量重合，稱為勵磁電流分量；另一個分量與轉子磁鏈矢量垂直，稱為轉矩電流分量。通過控制定子電流矢量在旋轉坐標系的位置及大小，即可控制勵磁電流分量和轉矩電流分量的大小，實現像直流電動機那樣對磁場和轉矩的解耦控制。本文研究的是以TMS320LF2407ADSP和FPGA為控制核心的矢量控制變頻調速系統。 分析了脈寬調制和矢量控制的原理與實現方法，從而建立了異步電動機的數學模型。對于矢量控制，分析了矢量控制的基本原理和控制算法，推導了三相坐標系、兩相靜止與旋轉坐標系下的電機基本方程和矢量控制基本公式。同時在進行相應的坐標變換以后，得到了間接磁場定向型變頻調速系統的矢量控制圖，并結合TMS320LF2407ADSP完成了具體的實現方法，根據矢量控制的基本原理，設計了一種基于DSP和FPGA的SVPWM冗余系統。 在硬件方面，以TMS320LF2407ADSP和EP1C12Q240FPGA為控制器，兩者之間通過雙口RAMIDT7130完成數據的交換，并能在一方失控時另一方立即產生SVPWM波形。同時完成無線遙控、速度給定、數據顯示以及電流、速度檢測和保護等功能，也對變頻調速系統的主電路、電源電路、FPGA配置電路、無線遙控電路、LCD顯示電路、保護電路、電流和轉速檢測電路作了簡單的介紹。在軟件方面，給出了基于DSP的矢量控制系統軟件流程圖，并用C語言進行了編程。用硬件描述語言Verilog對FPGA進行了編程，并給出了相關的仿真波形。MATLAB仿真結果表明，本文研究的調速系統的矢量控制算法是成功的，并實現了對電機的高性能控制。
上傳時間： 2013-07-09
上傳用戶：jogger_ding
常規的壓控電源采用的是并聯電流負反饋電路，這種電路輸出電壓柔性較差，電壓輸出效率低，因為取樣電阻要占掉很大一部分的電壓，并且常規的壓控電流源不能實現一端接地，這也是并聯電流負反饋本身的
上傳時間： 2013-07-02
上傳用戶：yyyyyyyyyy
隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
教你如何在orcad設計原理圖怎樣在powerpcb中生成PCB的步驟及方法
上傳時間： 2013-07-05
上傳用戶：huyanju
