<button id="ygm4o"></button> 隨著芯片設計技術的快速發展，基于SoC的開發平臺已成為IC設計業界的熱點，對SoC應用設計平臺需求越來越多，同時對其性能要求也越來越高。因此本文提出了一種基于LEON3的精簡的，靈活的，高性能的硬件平臺的搭建方案，通過介紹基于32位的開源LEON3處理器，并將其與其他開源處理器比較，討論了LEON3在開源，配置靈活以及強大的功能等方面的優勢，最后通過在LEON3平臺運行流水燈程序，驗證了平臺的可行性，達到預期效果。
上傳時間： 2013-11-18
上傳用戶：gundamwzc
LEON3 SOC GRlip IP core. Memory controller.
標簽： controller Memory LEON3 GRlip
上傳時間： 2015-11-17
上傳用戶：wcl168881111111
Clock gating logic for LEON3 processor.
標簽： processor gating Clock LEON3
上傳時間： 2014-01-19
上傳用戶：yulg
LEON3 patch for altera ep1c20 FPGA.
上傳時間： 2015-11-17
上傳用戶：zmy123
LEON3 SOC environment, PCI bridges.
標簽： environment bridges LEON3 SOC
上傳時間： 2013-12-12
上傳用戶：wfl_yy
This LEON3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOTE: the test bench cannot be simulated with DDR enabled because the Altera pads do not have the correct delay models. * How to program the flash prom with a FPGA programming file 1. Create a hex file of the programming file with Quartus. 2. Convert it to srecord and adjust the load address: objcopy --adjust-vma=0x800000 output_file.hexout -O srec fpga.srec 3. Program the flash memory using grmon: flash erase 0x800000 0xb00000 flash load fpga.srec
標簽： Development Startix2 tailored Altera
上傳時間： 2014-01-19
上傳用戶：chongcongying
這是LEON3處理器的交叉編譯鏈，包括基于LEON3的gcc，newlib，binutils，gdb等
上傳時間： 2013-12-22
上傳用戶：jackgao
最新版的BCC, bcc-src-1.0.29c.rar,基于sparc平臺處理器leon2,LEON3,v7,v8等系列的linux環境下交叉編譯工具
上傳時間： 2013-12-23
上傳用戶：gaome
LEON3 source code 雖然gaisler網站上有下載，但是提供此代碼，希望能與更多的朋友一起學習leon
上傳時間： 2017-01-30
上傳用戶：朗朗乾坤
LEON3 & GPLIB libraries for CYGWIN/UNIX
標簽： libraries CYGWIN LEON3 GPLIB
上傳時間： 2014-01-14
上傳用戶：shus521
