項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。\\r\\n按研究內容設計了軟硬件。軟件采用多周期同步法
上傳時間： 2013-08-11
上傳用戶：csgcd001
FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用
上傳時間： 2013-08-22
上傳用戶：longlong12345678
fpga cpld 常見模塊設計，包括基于fpga 的全數字鎖向環，基于fpga cpld 的半整數分頻器的設計等，很有用
上傳時間： 2013-08-30
上傳用戶：mhp0114
基于SOPC技術設計了一個綜合應用系統：實現了鍵值數據采集、顯示，并將采集到的數據通過串口送給上位機；也可以接收上位機送來的數據，控制點亮相應的二極管且將接收到的數據顯示在數碼管上。系統硬件由FPGA及外圍電路組成，采用了性能優良的Nios II軟核處理器；軟件在Altera公司的軟件集成開發工具Nios II IDE下應用C語言編程。該系統工作可靠，在實際的應用設計中有一定的參考價值。
上傳時間： 2013-10-10
上傳用戶：jjj0202
隨著信息技術的不斷發展，數字信號處理已成為一個極其重要的學科和技術領域，在通信、語音、圖像、遙感、生物工程等眾多領域得到了廣泛的應用。數字信號處理的核心內容主要是信號的獲取、傳輸和處理、識別及綜合等。信號是信息的載體，系統是信息處理的手段。因此，為了更好的研究信號和系統的基本理論與方法，使同學們更好地理解和掌握數字信號處理的理論知識，在實驗過程中，借助MATLAB這個平臺來進行輔助設計。 MATLAB的GUIDE是專門用于圖形用戶界面的快速開發環境，本設計利用MATLAB的GUIDE工具箱制作了一套輔助“數字信號處理”課程教學的實驗軟件包。該實驗軟件包是由一系列形象的圖形用戶界面組成，每個界面以坐標窗口、彈出框、按鍵、動態文本框等為基本部分，構建了較為完善和友好的人機交互方式，使用便捷。該系統的形象直觀，總體界面友好，具有開放性，便于學生對所學理論知識的理解，大大提高教學的效果和效率。 本文首先簡要介紹了數字信號處理和MATLAB的相關知識，然后著重闡述了該實驗軟件包的組成及設計思路、方法，最后說明了軟件的調試和測試過程。本教學實驗軟件包基本是按照國家十一五教材《數字信號處理（第3版）》（高西全，丁玉梅等）的編寫思路進行總體設計的，整個構架包括六個核心部分：基本信號的產生、序列的基本運算、離散傅立葉變換、Z變換和逆Z變換、卷積運算和數字濾波器（IIR數字濾波器和FIR數字濾波器）的設計。較好的契合了教學內容，對理論課程的輔助效果明顯。
上傳時間： 2013-11-10
上傳用戶：我累個乖乖
針對混頻器在接收機電路中的重要性，設計實現了一種基于F1596的乘積型混頻器電路。為使該電路能夠輸出頻率穩定的信號，在電路設計中采用鑒頻器取樣控制VCO產生的本振信號，使該電路具有頻譜純凈、失真度小、輸出穩定等優點，滿足了接收機混頻器的使用要求。
上傳時間： 2014-01-18
上傳用戶：shen954166632
介紹了MSK信號的優點，并分析了其實現原理，提出一種MSK高性能數字調制器的FPGA實現方案；采用自頂向下的設計思想，將系統分成串/并變換器、差分編碼器、數控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點論述了串/并變換、差分編碼、數控振蕩器的實現，用原理圖輸入、VHDL語言設計相結合的多種設計方法，分別實現了各模塊的具體設計，并給出了其在QuartusII環境下的仿真結果。結果表明，基于FPGA的MSK調制器，設計簡單，便于修改和調試，性能穩定。
上傳時間： 2013-11-23
上傳用戶：dvfeng
近年來，隨著集成電路工藝技術的進步，電子系統的構成發生了兩個重要的變化： 一個是數字信號處理和數字電路成為系統的核心，一個是整個電子系統可以集成在一個芯片上（稱為片上系統)。這些變化改變了模擬電路在電子系統中的作用，并且影響著模擬集成電路的發展。 數字電路不僅具有遠遠超過模擬電路的集成規模，而且具有可編程、靈活、易于附加功能、設計周期短、對噪聲和制造工藝誤差的抗擾性強等優點，因而大多數復雜系統以數字信號處理和數字電路為核心已成為必然的趨勢。雖然如此，模擬電路仍然是電子系統中非常重要的組成部分。這是因為我們接觸到的外部世界的物理量主要都是模擬量，比如圖像、聲音、壓力、溫度、濕度、重量等，要將它們變換為數字信號，需要模擬信號處理和數據轉換電路，如果這些電路性能不夠高，將會影響整個系統的性能。其次，系統中的許多功能不可能或很難用數字電路完成，如微弱信號放大，很高頻率和寬頻帶信號的實時處理等。因此，雖然模擬電路在系統中不再是核心，但作為固有的模擬世界與數字系統的接口，其地位和作用仍然十分重要。 片上系統要求將數字電路和模擬電路集成在一個芯片上，這希望模擬電路使用與數字電路相同的制造工藝。隨著MOS器件的線寬不斷減小，使MOS器件的性能不斷提高，MOS數字電路成為數字集成電路的主流，并因此促進了MOS模擬集成電路的迅速發展。為了適應電子系統功能的不斷擴展和性能的不斷提高，對模擬電路在降低電源電壓、提高工作頻率、擴大線性工作范圍和提高性能指標的精度和穩定度等方面提出更高要求，促進了新電路技術的發展。 作為研究生課程的教材，本書內容是在本科相關課程基礎上的深化和擴展，同時涉及實際設計中需要考慮的一些問題，重點介紹具有高工作頻率、低電源電壓和高工作穩定性的新電路技術和在電子系統中占有重要地位的功能電路及其中的新技術。全書共7章，大致可分為三個部分。第一部分包括第1章和第7章。第1章為MOS模擬集成電路基礎，比較全面地介紹MOS器件的工作原理和特性以及由MOS器件構成的基本單元電路，為學習本教材其他內容提供必要的知識。由于版圖設計與工藝參數對模擬集成電路性能的影響很大，因此第7章簡單介紹制造MOS模擬集成電路的CMOS工藝過程和版圖設計技術，讀者可以通過對該章所介紹的相關背景知識的了解，更深入地理解MOS器件和電路的特性，有助于更好地完成模擬集成電路的可實現性設計。第二部分為新電路技術，由第2章、第3章和第5章的部分組成，包括近年來逐步獲得廣泛應用的電流模電路、抽樣數據電路和對數域電路，它們在提高工作頻率、降低電源電壓、擴大線性工作范圍和提高性能指標的精度和穩定度方面具有明顯的潛力，同時它們也引入了一些模擬電路的新概念。這些內容有助于讀者開拓提高電路性能方面的思路。第2章介紹電流模電路的工作原理、特點和典型電路。與傳統的以電壓作為信號載體的電路不同，這是一種以電流作為信號載體的電路，雖然在電路中電壓和電流總是共同存在并相互作用的，但由于信號載體不同，不僅電路性能不同而且電路結構也不同。第3章介紹抽樣數據電路的特點和開關電容與開關電流電路的工作原理、分析方法與典型電路。抽樣數據電路類似于數字電路，處理的是時間離散信號，又類似于模擬電路，處理的是幅度連續信號，它比模擬電路具有穩定準確的時間常數，解決了模擬電路實際應用中的一大障礙。對數域電路在第5章中結合其在濾波器中的應用介紹，這類電路除具有良好的電性能外，還提出了一種利用器件的非線性特性實現線性電路的新思路。第三部分介紹幾個模擬電路的功能模塊，它們是電子系統中的關鍵組成部分，并且與信號和信號處理聯系密切，有助于在信號和電路間形成整體觀念。這部分包括第4章至第6章。第4章介紹數據轉換電路的技術指標和高精度與高速度轉換電路的構成、工作原理、特點和典型電路。第5章介紹模擬集成濾波器的設計方法和主要類型，包括連續時間濾波器、對數域濾波器和抽樣數據濾波器。第6章介紹通信系統中的收發器與射頻前端電路，包括收信器、發信器的技術指標、結構和典型電路。因為載波通信系統傳輸的是模擬信號，射頻前端電路的性能對整個通信系統有直接的影響，所以射頻集成電路已成為重要的研究課題。 〖〗高等模擬集成電路〖〗〖〗前言〖〗〖〗本書是在為研究生開設的“高等模擬集成電路”課程講義的基礎上整理而成，由董在望主編，第1、4、7章由李冬梅編寫，第6章由王志華編寫，第5章由李永明和董在望編寫，第2、3章由董在望編寫，李國林參加了部分章節的校核工作。 本書可作為信息與通信工程和電子科學與技術學科相關課程的研究生教材或教學參考書，也可作為本科教學參考書或選修課教材和供相關專業的工程技術人員參考。 清華大學出版社多位編輯為本書的出版做了卓有成效的工作，深致謝意。 限于編者水平，難免有錯誤和疏漏之處，歡迎批評指正。 目錄 1.1MOS器件基礎及器件模型 1.1.1結構及工作原理 1.1.2襯底調制效應 1.1.3小信號模型 1.1.4亞閾區效應 1.1.5短溝效應 1.1.6SPICE模型 1.2基本放大電路 1.2.1共源(CS)放大電路 1.2.2共漏(CD)放大電路 1.2.3共柵(CG)放大電路 1.2.4共源共柵(CSCG)放大電路 1.2.5差分放大電路 1.3電流源電路 1.3.1二極管連接的MOS器件 1.3.2基本鏡像電流源 1.3.3威爾遜電流源 1.3.4共源共柵電流源 1.3.5有源負載放大電路 1.4運算放大器 1.4.1運算放大器的主要參數 1.4.2單級運算放大器 1.4.3兩級運算放大器 1.4.4共模反饋(CMFB) 1.4.5運算放大器的頻率補償 1.5模擬開關 1.5.1導通電阻 1.5.2電荷注入與時鐘饋通 1.6帶隙基準電壓源 1.6.1工作原理 1.6.2與CMOS工藝兼容的帶隙基準電壓源 思考題 2電流模電路 2.1概述 2.1.1電流模電路的概念 2.1.2電流模電路的特點 2.2基本電流模電路 2.2.1電流鏡電路 2.2.2電流放大器 2.2.3電流模積分器 2.3電流模功能電路 2.3.1跨導線性電路 2.3.2電流傳輸器 2.4從電壓模電路變換到電流模電路 2.5電流模電路中的非理想效應 2.5.1MOSFET之間的失配 2.5.2寄生電容對頻率特性的影響 思考題 3抽樣數據電路 3.1開關電容電路和開關電流電路的基本分析方法 3.1.1開關電容電路的時域分析 3.1.2開關電流電路的時域分析 3.1.3抽樣數據電路的頻域分析 3.2開關電容電路 3.2.1開關電容單元電路 3.2.2開關電容電路的特點 3.2.3非理想因素的影響 3.3開關電流電路 3.3.1開關電流單元電路 3.3.2開關電流電路的特點 3.3.3非理想因素的影響 思考題 4A/D轉換器與D/A轉換器 4.1概述 4.1.1電子系統中的A/D與D/A轉換 4.1.2A/D與D/A轉換器的基本原理 4.1.3A/D與D/A轉換器的性能指標 4.1.4A/D與D/A轉換器的分類 4.1.5A/D與D/A轉換器中常用的數碼類型 4.2高速A/D轉換器 4.2.1全并行結構A/D轉換器 4.2.2兩步結構A/D轉換器 4.2.3插值與折疊結構A/D轉換器 4.2.4流水線結構A/D轉換器 4.2.5交織結構A/D轉換器 4.3高精度A/D轉換器 4.3.1逐次逼近型A/D轉換器 4.3.2雙斜率積分型A/D轉換器 4.3.3過采樣ΣΔA/D轉換器 4.4D/A轉換器 4.4.1電阻型D/A轉換器 4.4.2電流型D/A轉換器 4.4.3電容型D/A轉換器 思考題 5集成濾波器 5.1引言 5.1.1濾波器的數學描述 5.1.2濾波器的頻率特性 5.1.3濾波器設計的逼近方法 5.2連續時間濾波器 5.2.1連續時間濾波器的設計方法 5.2.2跨導電容（GmC）連續時間濾波器 5.2.3連續時間濾波器的片上自動調節電路 5.3對數域濾波器 5.3.1對數域電路概念及其特點 5.3.2對數域電路基本單元 5.3.3對數域濾波器 5.4抽樣數據濾波器 5.4.1設計方法 5.4.2SZ域映射 5.4.3開關電容電路轉換為開關電流電路的方法 思考題 6收發器與射頻前端電路 6.1通信系統中的射頻收發器 6.2集成收信器 6.2.1外差式接收與鏡像信號 6.2.2復數信號處理 6.2.3收信器前端結構 6.3集成發信器 6.3.1上變換器 6.3.2發信器結構 6.4收發器的技術指標 6.4.1噪聲性能 6.4.2靈敏度 6.4.3失真特性與線性度 6.4.4動態范圍 6.5射頻電路設計 6.5.1晶體管模型與參數 6.5.2噪聲 6.5.3集成無源器件 6.5.4低噪聲放大器 6.5.5混頻器 6.5.6頻率綜合器 6.5.7功率放大器 思考題 7CMOS集成電路制造工藝及版圖設計 7.1集成電路制造工藝簡介 7.1.1單晶生長與襯底制備 7.1.2光刻 7.1.3氧化 7.1.4擴散及離子注入 7.1.5化學氣相淀積（CVD） 7.1.6接觸與互連 7.2CMOS工藝流程與集成電路中的元件 7.2.1硅柵CMOS工藝流程 7.2.2CMOS集成電路中的無源元件 7.2.3CMOS集成電路中的寄生效應 7.3版圖設計 7.3.1硅柵CMOS集成電路的版圖構成 7.3.2版圖設計規則 7.3.3CMOS版圖設計技術 思考題
標簽： 模擬集成電路
上傳時間： 2013-11-13
上傳用戶：chengxin
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
前面討論了很多內容，基本上涉及了有關PCB板的絕大部分相關的知識。第二章探討了傳輸線的基本原理，第三章探討了串擾，在第四章里我們闡述了許多在現代設計中必須關注的非理想互連的問題。對于信號從驅動端引腳到接收端引腳的電氣路徑的相關問題，我們已經做了一些探究，然而對于硅芯片，即處于封裝內部的IC來說，其信號傳輸通常要通過過孔和連接器來進行，對這樣的情況我們該如何處理？在本章中，我們將通過對封裝、過孔和連接器的研究，闡述其原理，從而指導大家在設計的時候對整個電氣路徑進行完整地分析，即從驅動端內部IC芯片的焊盤到接受器IC芯片的焊盤。
標簽： High-Speed Digital System desi
上傳時間： 2013-11-24
上傳用戶：maizezhen
