Optimized Link State Routing是IETF正在研究的、用于移動式無線行動網(wǎng)絡(luò)（這里，不僅終端用戶可移動，路由器和服務(wù)器等也可以）的幾個協(xié)議之一。該項目的實施彌補了Hipercom項目的一個內(nèi)容。
標(biāo)簽： Optimized Routing State Link
上傳時間： 2015-04-27
上傳用戶：851197153
UM-OLSR is an OLSR (Optimized Link State Routing protocol) implementation for the ns2 network simulator.
標(biāo)簽： implementation Optimized protocol UM-OLSR
上傳時間： 2016-11-06
上傳用戶：zaizaibang
本備忘錄說明了OSPF協(xié)議版本2。OSPF是一種連接狀態(tài)/Link-state路由協(xié)議，被設(shè)計用于單一的自制系統(tǒng)/Autonomous System中。每個OSPF路由器都維持著同樣的數(shù)據(jù)庫以描述AS的拓撲結(jié)構(gòu)，并以此數(shù)據(jù)庫來創(chuàng)建最短路徑樹并計算路由表。
標(biāo)簽： OSPF Link-state 協(xié)議 版本
上傳時間： 2017-09-19
上傳用戶：youlongjian0
J-Link用戶手冊(中文)，是學(xué)習(xí)ARM開發(fā)的好東知。
上傳時間： 2013-04-24
上傳用戶：mingaili888
·摘要： 針對DSP芯片TS201的LINK口互連在高速數(shù)據(jù)通信中存在數(shù)據(jù)錯誤、突發(fā)數(shù)據(jù)塊傳輸不穩(wěn)定等缺點,在分析其通信協(xié)議的基礎(chǔ)上,并結(jié)合實際應(yīng)用,提出了設(shè)計LINK口通信的關(guān)鍵要求,給出設(shè)計的要點,設(shè)計與實現(xiàn)了TS201的LINK 121互連以及FPGA(Xilinx公司的XC4VFX60)與TS201 LINK口互連,得到了實際測試結(jié)果;結(jié)果表明,所設(shè)計的LINK口互連具備的優(yōu)點有
上傳時間： 2013-06-08
上傳用戶：417313137
ST-Link仿真器驅(qū)動程序(IAR EWARM V5升級版)
標(biāo)簽： ST-Link EWARM IAR 驅(qū)動
上傳時間： 2013-04-24
上傳用戶：hewenzhi
J-LINK驅(qū)動程序arm v4.10b，需要的下載用用吧。
標(biāo)簽： J-LINK 4.10 arm 驅(qū)動程序
上傳時間： 2013-04-24
上傳用戶：chfanjiang
FPGA-based link layer chip S19202 configuration
標(biāo)簽： configuration FPGA-based S19202 layer
上傳時間： 2013-08-18
上傳用戶：xsnjzljj
本文論述了狀態(tài)機的verilog編碼風(fēng)格,以及不同編碼風(fēng)格的優(yōu)缺點，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concerning the origin of specific state machine types.This paper, "State Machine Coding Styles for Synthesis," details additional insights into statemachine design including coding style approaches and a few additional tricks.
標(biāo)簽： Synthesis Machine Coding Styles
上傳時間： 2013-10-15
上傳用戶：dancnc
One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state machines in the sourcecode, and implement them with either sequential, gray, or one-hot encoding. But alsoperform a reachability analysis to determine all the states that could possibly bereached, and optimize away all states and transition logic that can not be reached.Thus, producing a highly optimal final implementation of the state machine.
標(biāo)簽： Synplicity Machine Verilog Design
上傳時間： 2013-10-23
上傳用戶：司令部正軍級
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="i444y"></strike>