欧美日韩xxxx,快she精品国产999,欧美一区二区三区久久精品茉莉花

MAX-PlusII

基于FPGA的數(shù)字化調(diào)頻DDS系統(tǒng)設(shè)計(jì)

頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實(shí)現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加，形成一個(gè)受模擬信號(hào)幅度控制的頻率字，從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波，即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個(gè)系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實(shí)際測試，該系統(tǒng)在頻率較低時(shí)與理論值完全符合，但在高頻時(shí)，受器件速度的限制，波形有較大的失真。

標(biāo)簽： FPGA DDS 數(shù)字化調(diào)頻

上傳時(shí)間： 2013-06-14

上傳用戶：ljt101007
Infineon產(chǎn)品的資料

對(duì)于內(nèi)燃機(jī)控制應(yīng)用而言，AUDO MAX系列可以為每個(gè)缸單獨(dú)計(jì)算最理想的空燃比和確定最佳燃油噴射量和點(diǎn)火時(shí)間。AUDO MAX系列的全面安全特性支持動(dòng)力總成和底盤應(yīng)用實(shí)現(xiàn)更高安全水平，例如連續(xù)減震控制系統(tǒng)。此外，AUDO MAX還十分適用于采用線控技術(shù)的車輛的自動(dòng)變速箱控制。

標(biāo)簽： Infineon

上傳時(shí)間： 2013-04-24

上傳用戶：asasasas
Fairchild產(chǎn)品資料

英飛凌科技股份公司近日推出適用于汽車動(dòng)力總成和底盤應(yīng)用的全新AUDO MAX系列32位微控制器。AUDO MAX系列可為發(fā)動(dòng)機(jī)管理系統(tǒng)滿足歐5和歐6排放標(biāo)準(zhǔn)提供支持，使電動(dòng)汽車的動(dòng)力總成功能實(shí)現(xiàn)電氣化。AUDO MAX系列的主要特性包括：高達(dá)300MHz的最大時(shí)鐘頻率、SENT和FlexRay?等高速接口以及利用PRO-SIL?特性為先進(jìn)安全設(shè)計(jì)提供全面支持。此外，這種全新的微控制器適用于在高達(dá)170°C*的溫度條件下使用。AUDO MAX系列以TriCore?處理器架構(gòu)為基礎(chǔ)，采用90納米工藝制造。

標(biāo)簽： Fairchild

上傳時(shí)間： 2013-05-24

上傳用戶：CHINA526
基于ARM和CPLD的氫氣參數(shù)實(shí)時(shí)監(jiān)測系統(tǒng)

在電力現(xiàn)代化建設(shè)中，提高發(fā)電機(jī)發(fā)電效率是其中重要的一環(huán)，氫氣作為導(dǎo)熱性冷卻介質(zhì)廣泛的應(yīng)用于發(fā)電設(shè)備，作為冷卻劑，它可以有效地提高其發(fā)電效率，但它又是一種易燃易爆氣體，所以使氫氣參數(shù)處于正常范圍，保證發(fā)電機(jī)高效、安全正常工作就變得至關(guān)重要，因此對(duì)氫氣參數(shù)進(jìn)行實(shí)時(shí)監(jiān)測有著重要的意義。本論文研究和開發(fā)了基于ARM和CPLD的氫氣參數(shù)監(jiān)測系統(tǒng)，首先簡要的分析了氫冷發(fā)電機(jī)系統(tǒng)對(duì)氫氣參數(shù)進(jìn)行監(jiān)測的必要性以及當(dāng)前電力系統(tǒng)氫氣參數(shù)監(jiān)控系統(tǒng)的發(fā)展情況。然后提出了一種利用無線通信手機(jī)短消息業(yè)務(wù)SMS、工控總線Modbus通信協(xié)議和RR485總線、SD卡海量存儲(chǔ)等技術(shù)實(shí)現(xiàn)發(fā)電機(jī)系統(tǒng)多氫氣參數(shù)的現(xiàn)場實(shí)時(shí)監(jiān)測系統(tǒng)的設(shè)計(jì)方案。該方案以功能強(qiáng)大的ARM處理器作為系統(tǒng)的核心。采用高精度的16位AD轉(zhuǎn)換芯片，并使用兩種濾波算法的結(jié)合對(duì)信號(hào)進(jìn)行數(shù)字濾波，滿足系統(tǒng)對(duì)氫氣參數(shù)采集精度的要求。同時(shí)系統(tǒng)結(jié)合CPLD技術(shù)，用于解決系統(tǒng)內(nèi)微控器I/O口不足以及SD卡驅(qū)動(dòng)的問題，本論文采用一片CPLD擴(kuò)展I/O口，每一個(gè)擴(kuò)展的I/O口都分配固定的地址，ARM微控器可以通過外部總線控制擴(kuò)展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備，具有低成本，大容量的特點(diǎn)，系統(tǒng)的歷史數(shù)據(jù)存儲(chǔ)使用了SD卡作為存儲(chǔ)介質(zhì)，系統(tǒng)并沒有直接使用ARM處理器讀寫SD卡，而是使用了擁有1270個(gè)邏輯單元的MAXⅡ1270 CPLD來驅(qū)動(dòng)SD卡，在CPLD中使用VHDL語言設(shè)計(jì)了SD卡的總線協(xié)議，外部總線接口，SRAM的讀寫時(shí)序等，這樣既可以提高微處理器SD卡的讀寫速度，增強(qiáng)微處理器程序的移植性，又可以簡化微處理器讀寫SD卡的步驟并減少微處理器的負(fù)擔(dān)。本論文的無線數(shù)據(jù)傳輸采用GSM無線通信技術(shù)的SMS業(yè)務(wù)遠(yuǎn)傳現(xiàn)場數(shù)據(jù)，設(shè)計(jì)了GSM模塊的軟件硬件，實(shí)現(xiàn)了報(bào)警等數(shù)據(jù)的無線傳輸，系統(tǒng)的有線傳輸采用了基于Modbus通信協(xié)議的RS485總線通信方式，采用這兩種通信方式使系統(tǒng)的通信更加靈活、可靠。本論文最后分析了系統(tǒng)的不足并且提出了具體的改進(jìn)方向。

標(biāo)簽： CPLD ARM 氫氣參數(shù)

上傳時(shí)間： 2013-05-26

上傳用戶：emouse
Turbo碼編譯碼以及其FPGA實(shí)現(xiàn)的研究

本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的迭代譯碼算法及用硬件語言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。本文首先在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語言對(duì)其MAP譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對(duì)MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對(duì)比。最后，考慮到硬件實(shí)現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實(shí)現(xiàn)方案。本文采用了模塊化設(shè)計(jì)，在對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案，對(duì)Turbo碼編碼器設(shè)計(jì)中的同步問題進(jìn)行了改進(jìn)，對(duì)分塊并行Turbo碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。

標(biāo)簽： Turbo FPGA 編譯碼

上傳時(shí)間： 2013-04-24

上傳用戶：wengtianzhu
Turbo碼譯碼算法研究及其FPGA實(shí)現(xiàn)

在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯(cuò)編碼技術(shù)一直是人們研究的重點(diǎn)。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng)，并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實(shí)用化的道路，如何用硬件實(shí)現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點(diǎn)分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對(duì)三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計(jì)算復(fù)雜度的定量分析比較，對(duì)影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計(jì)進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了功能時(shí)序驗(yàn)證和FPGA定點(diǎn)仿真測試。

標(biāo)簽： Turbo FPGA 譯碼算法研究

上傳時(shí)間： 2013-07-09

上傳用戶：caixiaoxu26
基于FPGA的計(jì)算機(jī)可編程外圍接口芯片的設(shè)計(jì)與實(shí)現(xiàn)

隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.

標(biāo)簽： FPGA 計(jì)算機(jī) 可編程外圍接口

上傳時(shí)間： 2013-06-08

上傳用戶：asddsd
基于FPGA的數(shù)字調(diào)頻發(fā)射機(jī)技術(shù)研究

遙測系統(tǒng)由發(fā)射機(jī)、發(fā)射天線、接收天線、接收機(jī)組成.就遙測發(fā)射系統(tǒng)而言,傳統(tǒng)的模擬調(diào)制已經(jīng)很成熟,模擬發(fā)射機(jī)是利用調(diào)制信號(hào)的變化來控制變?nèi)荻O管的結(jié)電容容值的變化,從而改變壓控振蕩器的震蕩頻率來實(shí)現(xiàn)調(diào)頻;模擬調(diào)制碼速率、調(diào)制頻偏都受變?nèi)荻O管特性的限制,模擬調(diào)制功能單一、調(diào)制方式不可重組、單個(gè)系統(tǒng)調(diào)制頻率不可改變,無法滿足頻率多變的需求;隨著高速器件和軟件無線電技術(shù)的發(fā)展,數(shù)字調(diào)制發(fā)射機(jī)具有調(diào)制中心頻率可調(diào)、頻偏可編程、調(diào)制方式可重組、調(diào)制碼速率高、可實(shí)現(xiàn)較高的頻響、可以與編碼器合并擴(kuò)展功能很強(qiáng)等優(yōu)點(diǎn),成為今后發(fā)射機(jī)的發(fā)展主流.本論文討論了如何利用現(xiàn)場可編程器件FPGA結(jié)合Max+plusⅡ及VHDL語言,在遙測系統(tǒng)中實(shí)現(xiàn)了DDS+PLL+SSB模式的數(shù)字調(diào)制發(fā)射機(jī).數(shù)字發(fā)射機(jī)設(shè)計(jì)主要包括方案選擇、系統(tǒng)設(shè)計(jì)、硬件電路實(shí)現(xiàn)及VHDL設(shè)計(jì)四個(gè)部分.論文中首先分析了目前遙測系統(tǒng)中使用的模擬調(diào)制發(fā)射機(jī)的不足及數(shù)字調(diào)制發(fā)射機(jī)的優(yōu)點(diǎn),確定了發(fā)射機(jī)的設(shè)計(jì)方案;第二章介紹了電子設(shè)計(jì)自動(dòng)化工具及數(shù)字電路設(shè)計(jì)方法;第三章詳細(xì)討論了組成發(fā)射機(jī)的各個(gè)部分的原理設(shè)計(jì);第四章著重討論了各個(gè)部分的硬件電路實(shí)現(xiàn)、VHDL實(shí)現(xiàn)部分及設(shè)計(jì)的測試結(jié)果;最后總結(jié)了設(shè)計(jì)中需要進(jìn)一步研究的問題.

標(biāo)簽： FPGA 數(shù)字調(diào)頻發(fā)射機(jī) 技術(shù)研究

上傳時(shí)間： 2013-04-24

上傳用戶：程嬰sky
Turbo碼編譯器FPGA設(shè)計(jì)與實(shí)現(xiàn)

1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動(dòng)，并成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實(shí)際通信系統(tǒng)中。同時(shí)，如何實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼編譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細(xì)分析了對(duì)系統(tǒng)性能影響的各個(gè)參數(shù)并逐一進(jìn)行選擇，最后對(duì)各個(gè)選擇的系統(tǒng)進(jìn)行仿真，對(duì)仿真的結(jié)果進(jìn)行比較論證，確定滿足系統(tǒng)性能要求的各個(gè)參數(shù)。論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進(jìn)行了Turbo碼編碼器的設(shè)計(jì)實(shí)現(xiàn)和硬件測試，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)和硬件測試。最后完成整個(gè)通信系統(tǒng)的搭建和調(diào)試。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了時(shí)序功能驗(yàn)證和FPGA定點(diǎn)仿真測試。

標(biāo)簽： Turbo FPGA 編譯器

上傳時(shí)間： 2013-05-30

上傳用戶：www240697738
諧波信號(hào)發(fā)生器的研究與設(shè)計(jì)

隨著頻率合成理論和高速大規(guī)模集成電路的發(fā)展，信號(hào)發(fā)生器作為一類重要的儀器，在通信、檢測、導(dǎo)航等領(lǐng)域有著廣泛的應(yīng)用。特別是在高壓電力系統(tǒng)的檢測領(lǐng)域，常常需要模擬電網(wǎng)諧波的標(biāo)準(zhǔn)信號(hào)源對(duì)檢測設(shè)備的性能進(jìn)行校驗(yàn)，例如高壓電力線路的相位檢測，避雷器的性能檢測，用戶電能表的性能校驗(yàn)等。為此，本文圍繞一種新型的參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了研究和設(shè)計(jì)，課題得到了常州市科技攻關(guān)項(xiàng)目的資助。本文首先論述了頻率合成技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，從頻域角度分析了理想?yún)?shù)和實(shí)際參數(shù)兩種情況下DDS的輸出頻譜。在此基礎(chǔ)上，詳細(xì)分析了引起輸出雜散的三個(gè)主要因素，并對(duì)DDS的雜散抑制方法進(jìn)行了仿真研究。最后對(duì)參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了軟硬件設(shè)計(jì)。在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發(fā)工具M(jìn)AX+PLUSⅡ并結(jié)合硬件描述語言VHDL設(shè)計(jì)了一種頻率、相位、幅度、諧波比例可調(diào)的諧波信號(hào)發(fā)生器。詳細(xì)闡述了該信號(hào)發(fā)生器的體系結(jié)構(gòu)，并進(jìn)行了軟硬件的設(shè)計(jì)和具體電路的實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的性能指標(biāo)均達(dá)到了設(shè)計(jì)要求，且具有使用簡單、集成度高等特點(diǎn)。

標(biāo)簽： 諧波信號(hào)發(fā)生器

上傳時(shí)間： 2013-05-20

上傳用戶：qulele