用Verilog實現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真
用Verilog實現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真...
MUXPLUS2技術資料
?? 資源總數(shù)：5
?? MUXPLUS2熱門資料
基于MUXPLUS2的VHDL程序
基于MUXPLUS2的VHDL程序，實現(xiàn)音樂播放，...
vhdl實現(xiàn)的計數(shù)器,可以從0記到999,該代碼使用模塊化設計思想,開發(fā)工具muxplus2
vhdl實現(xiàn)的計數(shù)器,可以從0記到999,該代碼使用模塊化設計思想,開發(fā)工具muxplus2...
用EDA開發(fā)板實現(xiàn)的24小時計數(shù)時鐘
用EDA開發(fā)板實現(xiàn)的24小時計數(shù)時鐘，編程環(huán)境為MUXPLUS2....
用VHDL語言實現(xiàn)通用計算器設計
用VHDL語言實現(xiàn)通用計算器設計，MUXPLUS2軟件仿真驗證...
?? MUXPLUS2資料分類