精品久久久久久久一区二区蜜臀 ,欧美一区二区视频观看视频,少妇精品久久久一区二区

Max-Log-map

Turbo碼編譯器FPGA設(shè)計(jì)與實(shí)現(xiàn)

1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動(dòng)，并成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實(shí)際通信系統(tǒng)中。同時(shí)，如何實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼編譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-map譯碼算法，接著仔細(xì)分析了對(duì)系統(tǒng)性能影響的各個(gè)參數(shù)并逐一進(jìn)行選擇，最后對(duì)各個(gè)選擇的系統(tǒng)進(jìn)行仿真，對(duì)仿真的結(jié)果進(jìn)行比較論證，確定滿足系統(tǒng)性能要求的各個(gè)參數(shù)。論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進(jìn)行了Turbo碼編碼器的設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試，選擇Max-Log-map譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試。最后完成整個(gè)通信系統(tǒng)的搭建和調(diào)試。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-map算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究，完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了時(shí)序功能驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。

標(biāo)簽： Turbo FPGA 編譯器

上傳時(shí)間： 2013-05-30

上傳用戶：www240697738
基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來(lái)實(shí)現(xiàn)Turbo碼的Max-Log-map算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過(guò)程。然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái)，與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開(kāi)發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：haohaoxuexi
包括turbo碼編譯碼程序

包括turbo碼編譯碼程序，譯碼算法包括sova及Max-Log-map算法，并有完整鏈路驗(yàn)證其性能。

標(biāo)簽： turbo 編譯碼程序

上傳時(shí)間： 2014-01-19

上傳用戶：BIBI
基于DSP平臺(tái)實(shí)現(xiàn)turbo碼Max_Log_MAP算法

基于DSP平臺(tái)實(shí)現(xiàn)turbo碼Max_Log_MAP算法，基于標(biāo)準(zhǔn)C 語(yǔ)言研究了Turbo 碼Max - Log - MAP 譯碼算法的軟件編程與實(shí)現(xiàn),為了提高程序的運(yùn)行效率,結(jié)合TMS320C6000 系列DSP 芯片的結(jié)構(gòu)與特點(diǎn)采用循環(huán)展開(kāi)、數(shù)據(jù)的存取優(yōu)化設(shè)計(jì)、算法改進(jìn)等措施進(jìn)行了代碼優(yōu)化,給出了測(cè)試結(jié)果，非常值得一看

標(biāo)簽： Max_Log_MAP turbo DSP 算法

上傳時(shí)間： 2014-01-11

上傳用戶：
采用 DVB反向鏈路（DVB-RCS）標(biāo)準(zhǔn)中的雙二元Turbo碼matlab仿真程序和仿真結(jié)果。支持1/2和1/3碼率。支持MAP

采用 DVB反向鏈路（DVB-RCS）標(biāo)準(zhǔn)中的雙二元Turbo碼matlab仿真程序和仿真結(jié)果。支持1/2和1/3碼率。支持MAP，LOG-MAP解碼算法。

標(biāo)簽： DVB-RCS matlab Turbo DVB

上傳時(shí)間： 2015-11-19

上傳用戶：xhz1993
MIMO-GMC系統(tǒng)中Turbo譯碼器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無(wú)線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語(yǔ)言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。

標(biāo)簽： MIMO-GMC Turbo FPGA

上傳時(shí)間： 2013-04-24

上傳用戶：shanml
Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究

本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡(jiǎn)要地論述了Turbo碼的原理.然后分別對(duì)Turbo碼的MAP譯碼算法,LOG-MAP算法進(jìn)行推導(dǎo),在給出LOG-MAP的推導(dǎo)之后,提出了對(duì)于LOG-MAP譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對(duì)校驗(yàn)函數(shù)進(jìn)行擬合,采用雙滑動(dòng)窗口技術(shù)取代傳統(tǒng)的單滑動(dòng)窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對(duì)較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過(guò)程.在對(duì)LOG-MAP和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語(yǔ)言編寫(xiě)Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動(dòng)窗口技術(shù)和雙滑動(dòng)窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實(shí)現(xiàn)方法.

標(biāo)簽： Turbo FPGA 編碼譯碼算法

上傳時(shí)間： 2013-06-19

上傳用戶：plsee
turbo碼系統(tǒng)的仿真

turbo碼系統(tǒng)的仿真，包括編碼、交織、不同譯碼、穿孔等各個(gè)部分的程序。仿真結(jié)果在圖中表現(xiàn)。譯碼算法為log-map。

標(biāo)簽： turbo 仿真

上傳時(shí)間： 2015-04-25

上傳用戶：rocwangdp
該代碼不僅實(shí)現(xiàn)了編碼的仿真

該代碼不僅實(shí)現(xiàn)了編碼的仿真，還在多種條件下實(shí)現(xiàn)了譯碼的仿真，包括MAP,LOG-MAP,SOVA下的單雙滑動(dòng)窗口。

標(biāo)簽： 代碼編碼仿真

上傳時(shí)間： 2013-12-22

上傳用戶：釣鰲牧馬
tuobo碼的編碼

tuobo碼的編碼，以及tuobo碼的譯碼算法，其中包括log-map算法和sova算法

標(biāo)簽： tuobo 編碼

上傳時(shí)間： 2017-08-05

上傳用戶：zhoujunzhen