MAX+PLUSII 10.230
Max+plusⅡ是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。Max+plusⅡ界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的EDA軟件。在...
Max-Min技術(shù)資料
?? 資源總數(shù)：489
?? 技術(shù)文檔：1
?? 源代碼：59810
?? 電路圖：1
?? Max-Min全部資料 (489個(gè))
MAX+PLUS II Advanced Synthsis 10.230
MAX+PLUS II Advanced Synthsis ALtera的一個(gè)免費(fèi)HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個(gè)插件，用這個(gè)插件進(jìn)行語言綜合，比直接使用MaxplusI...
關(guān)于7128CPLD的介紹，包含了44腳到100引腳各個(gè)型號(hào)的MAX系列cpld
一篇關(guān)于7128CPLD的英文介紹，里面包含了44腳到100引腳各個(gè)型號(hào)的MAX系列cpld...
max-plus2設(shè)計(jì)超級(jí)詳細(xì)的入門教程
max-plus2設(shè)計(jì)超級(jí)詳細(xì)的入門教程，全部圖解，能讓你快速入門！！！！絕對(duì)原創(chuàng)！...
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路...
CPLD數(shù)字電路設(shè)計(jì)——使用MAX+plusⅡ入門篇.rar
CPLD數(shù)字電路設(shè)計(jì)——使用MAX+plusⅡ入門篇.rar 不能錯(cuò)過的書籍...
這是一個(gè)用MAX+PLUSII開發(fā)FPGA（1K30器件）開發(fā)的李沙育圖形發(fā)生器（硬件描述語言部分）
這是一個(gè)用MAX+PLUSII開發(fā)FPGA（1K30器件）開發(fā)的李沙育圖形發(fā)生器（硬件描述語言部分）。...
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析一）回顧源同步時(shí)序計(jì)算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Sk...
模塊電源功能性參數(shù)指標(biāo)及測(cè)試方法
模塊電源的電氣性能是通過一系列測(cè)試來呈現(xiàn)的，下列為一般的功能性測(cè)試項(xiàng)目，詳細(xì)說明如下： 電源調(diào)整率(Line Regulation) 負(fù)載調(diào)整率(Load Regulation) 綜合調(diào)整率(Co...
交流瓦特/瓦特小時(shí)，乏爾/乏爾小時(shí)轉(zhuǎn)換器
交流瓦特/瓦特小時(shí)，乏爾/乏爾小時(shí)轉(zhuǎn)換器 特點(diǎn)： 精確度0.25%滿刻度 多種輸入,輸出選擇 輸入與輸出絕緣耐壓2仟伏特/1分鐘 沖擊電壓測(cè)試5仟伏特(1.2x50us) 突波電壓測(cè)試2.5仟伏特...