一個關于VHDL的cpld開發實驗程序
一個關于VHDL的cpld開發實驗程序,通過運用max+plus 運行程序,實現實驗相關功能...
一個關于VHDL的cpld開發實驗程序,通過運用max+plus 運行程序,實現實驗相關功能...
一個關于VHDL的cpld開發實驗程序,通過運用max+plus 運行程序,實現實驗相關功能...
數字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規定的單位時間(閘門時間)內,記錄輸入的脈沖的個數。我們可以通過改變記錄脈沖的閘門時間來切換測頻量程。本文利用EDA技術中的Max+pl...
秒信號發生器,供初學者了解vhdl的編程方法,程序非常簡單。編程環境使用Max+Plus IIV10.12...
該系統利用VHDL語言、PLD設計出租車計費系統,以MAX+PLUSⅡ軟件作為開發平臺,設計了出租車計費器系統程序并進行了程序仿真。使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能,并動態掃描顯示...
A badic controller for the UART. It incorporates a -- transmit and receive FIFO (fr...
內容摘要:在簡單介紹算術編碼和自適應算術編碼的基礎上,介紹了利用FPGA器件并通過VHDL語言描述實現自適應算術編碼的過程。整個編碼系統在LTERA公司的MAX+plus Ⅱ軟件上進行了編譯仿真,測試...
本實驗選用的仿真開發軟件是MAX+plus II Version 9.3...
VIP專區-嵌入式/單片機編程源碼精選合集系列(90)資源包含以下內容:1. 我們公司控制電泳設備運行的程序.2. A04_AD模數轉換.3. 常用 ARM 指令集以及匯編語言 描述ARM各種指令尋址...
MAX十PLUSⅡ操作指南...