Verilog是廣泛應用的硬件描述語言，可以用在硬件設計流程的建模、綜合和模擬等多個階段。隨著硬件設計規模的不斷擴大，應用硬件描述語言進行描述的CPLD結構，成為設計專用集成電路和其他集成電路的主流。通過應用Verilog HDL對多功能電子鐘的設計，達到對Verilog HDL的理解，同時對CPLD器件進行簡要了解。
本文的研究內容包括: 對Altera公司Flex 10K系列的EPF10K 10簡要介紹，Altera公司軟件Max+plusⅡ簡要介紹和應用Verilog HDL對多功能電子鐘進行設計。
標簽：
Verilog
硬件描述語言
上傳時間：
2017-03-06
上傳用戶：epson850
