VHDL設計：表示和綜合（原書第2版）,使用工具dgreader free.exe打開
標簽： dgreader VHDL free exe
上傳時間： 2013-12-19
上傳用戶：pkkkkp
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
標簽： FPGA CPLD VHDL 分頻器
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
本章詳細介紹了基于ISE的FPGA設計流程以及多個輔助工具（XST、XPower、PACE、ModelSim、Synplify以及MATLAB）的使用方法。首先介紹了ISE軟件主要特性及其安裝流程，然后介紹了如何通過ISE完成FPGA設計，
標簽： ISE ModelSim Synplify XPower
上傳時間： 2016-11-06
上傳用戶：mpquest
SPI串口的內核實現（分別使用verilog和vhdl語言描述的）
標簽： verilog vhdl SPI 串口
上傳時間： 2014-01-24
上傳用戶：sssl
VHDL（Very High Speed Integrated Circuit）教程!供VHDL初學者使用！
標簽： VHDL Integrated Circuit Speed
上傳時間： 2013-12-22
上傳用戶：lanjisu111
使用VHDL實現通信脈沖編碼調制（PCM）中的a律轉換，并實現串并、并串轉換。
標簽： VHDL PCM 通信脈沖 編碼調制
上傳時間： 2014-01-02
上傳用戶：xieguodong1234
使用VHDL語言進行設計DPLL（數字鎖相環）的相關文件
標簽： VHDL DPLL 語言 數字鎖相環
上傳時間： 2013-12-25
上傳用戶：Miyuki
modelsim的使用方法,modelsim 是VHDL的仿真工具
標簽： modelsim VHDL 仿真工具
上傳時間： 2017-02-24
上傳用戶：wl9454
用VHDL語言描述的工程實例頻率計（在quartus 7.2中使用）
標簽： quartus VHDL 7.2 語言
上傳時間： 2013-12-14
上傳用戶：qw12
關于SPI串口的內核實現（分別使用verilog和vhdl語言描述的），適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
標簽： spi 串口 verilog
上傳時間： 2022-05-17
上傳用戶：
蟲蟲下載站版權所有 京ICP備2021023401號-1
