基于VHDL的FPGA和Nios II 實例精煉【作者：劉福奇；出版社：北京航空航天大學出版社】（本書優酷視頻地址：http://www.youku.com/playlist_show/id_5882081.html） 內容簡介：本書分為4個部分：Quartus Ⅱ軟件的基本操作、VHDL語法介紹、FPGA設計實例和Nios Ⅱ設計實例；總結了編者幾年來的FPGA設計經驗，力求給初學者或是想接觸這方面知識的讀者提供一種快速入門的方法；適合電子相關專業的大學生、FPGA的初學者以及對FPGA有興趣的電子工程師。初學者可以按照步驟學習。本書中提及到時間計算問題，不光提出有時間戳的方法， 還介紹了一種通過讀取定時器的寄存器來計算時間的方法。其實，有人認為，本書最好的部分是：DMA的實現說明（本書從3個方面講述了DMA的使用）。現在學習Verilog HDL的人或許比較多，但是用VHDL的人可以學習下，這本書還是很不錯的。
上傳時間： 2014-07-10
上傳用戶：米米陽123
八路電壓表程序（使用AT89C52單片機，12MHZ晶振，P0口讀入AD值，P2口作AD控制，用共陽LED數碼管）
上傳時間： 2013-12-22
上傳用戶：CHENKAI
適合初學者學習使用與學習的範例.包含範圍. 1.RPG行走模式 2.npc置放方法. 3.外部地圖的讀入方式.使用-字串-讀入. 4.物件化的邊界判斷！ 5.超簡潔邊界與碰撞偵測 使物件化產生的npc依然保有邊界判斷的能力而不是只仰賴主程式的碰撞偵測. 此亦為完整使用物件的概念.故易於學習. 使用game api支援！ 故延伸性非常高～ 請使用sun J2ME Wireless Toolkit運行 （直接將本資料夾置入Wireless Toolkit裡的apps資料夾即可）
上傳時間： 2014-01-01
上傳用戶：gengxiaochao
本系統使用VHDL語言進行設計，采用自上向下的設計方法。目標器件選用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 進行VHDL程序的編譯與綜合，然后用Modelsim Xilinx Edition 6.1進行功能仿真和時序仿真。
上傳時間： 2016-01-21
上傳用戶：541657925
本文主要討論了使用EDA工具設計漢字滾動顯示器的技術問題。文中首先描述了基于現場可編程門陣列（FPGA）的硬件電路；然后研究了在8×8LED發光二極管點陣上顯示滾動漢字的原理，并給出了基于ALTERA的參數化模型庫LPM描述其功能的VHDL語言程序設計；最后對使用EDA工具軟件加工被顯示數據文件的方法進行了討論。
上傳時間： 2016-06-08
上傳用戶：wmwai1314
對讀入一個字節（不帶回車）讀入一個字符串帶回車，發送字符串函數測試成功 由于不清楚keil自帶的STDIO.H函數是否是堵塞發送接受，所以本程序使用非堵塞方式發送接受，缺點是占 用一些內存，緩沖區大小可自由配置。
上傳時間： 2016-06-27
上傳用戶：thesk123
11. 停車場管理2（9） （1） 有一個兩層的停車場, 每層有6個車位, 當第一層車停滿后才允許使用第二層. ( 停車場可用一個二維數組實現, 每個數組元素存放一個車牌號 ) 每輛車的信息包括車牌號, 層號, 車位號, 停車時間共4項. 其中停車時間按分鐘計算 （2） 假設停車場初始狀態為第一層已經停有4輛車, 其車位號依次為1—4 , 停車時間依次為20, 15, 10 , 5 . 即先將這四輛車的信息存入文件”car.dat”中( 數組的對應元素也要進行賦值 ) （3） 停車操作: 當一輛車進入停車場時, 先輸入其車牌號, 再為它分配一個層號和一個車位號(分配前先查詢車位的使用情況, 如果第一層有空則必須停在第一層), 停車時間設為5 , 最后將新停入的汽車的信息添加文件”car.dat”中, 并將在此之前的所有車的停車時間加5. （4） 收費管理(取車): 當有車離開時, 輸入其車牌號, 先按其停車時間計算費用, 每5分鐘0.2元. (停車費用可設置一個變量進行保存), 同時從文件”car.dat”中刪除該車的信息, 并將該車對應的車位設置為可使用狀態(即二維數組對應元素清零). 按用戶的選擇來判斷是否要輸出停車收費的總計. （5） 輸出停車場中全部車輛的信息. （6） 退出系統.
上傳時間： 2016-08-01
上傳用戶：330402686
就像在嵌入系統中使用C語言替代匯編一樣,在嵌入系統中使用RTOS是大勢所趨。原因主要是現在在大多數情況下編程效率比執行效率重要（單片機便宜嘛）。但縱觀51的RTOS，keil c51 所帶的RTX Full 太大（6k多），且需要外部ram，又無源代碼，很多時候不實用。RTX Tiny雖然小（900多字節），但是任務沒有優先級和中斷管理，也無源代碼，也不太實用。而ucosII雖有源代碼，但是它太大，又需要外部ram，所有函數又必須是重入函數，用在51這類小片內RAM的單片機上有點勉強。于是，我借鑒ucosII和RTX Tiny編寫了Small RTOS 51,雖然它為51系列編寫，但是它還是比較容易移植到其它CPU上。
上傳時間： 2014-01-17
上傳用戶：變形金剛
本文介紹了一個使用 VHDL 描述計數器的設計、綜合、仿真的全過程，作為我這一段 時間自學 FPGA/CPLD 的總結，如果有什么不正確的地方，敬請各位不幸看到這篇文章的 大俠們指正，在此表示感謝。當然，這是一個非常簡單的時序邏輯電路實例，主要是詳細 描述了一些軟件的使用方法。文章中涉及的軟件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
上傳時間： 2016-10-04
上傳用戶：Yukiseop
在jsp servlet中我們通常使用Servlet Filter控制用戶是否登入， 是否有權限轉到某個頁面。在struts2中我們應該會想到他的攔截器（Interceptor）， Interceptor在struts2中起著非常重要的作用。 很多struts2中的功能都是使用Interceptor實現的。
標簽： Servlet servlet Filter jsp
上傳時間： 2017-01-02
上傳用戶：yt1993410
