亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Modelsim FPGA

  • ModelSim-Altera_6.5仿真入門教程

    Modelsim軟件的入門教程

    標(biāo)簽： ModelSim-Altera 6.5 仿真 入門教程

    上傳時間： 2013-11-06

    上傳用戶：cursor

  • 手把手教你學(xué)CPLD/FPGA與單片機聯(lián)合設(shè)計(前3章)

    　　手把手教你學(xué)CPLD/FPGA與單片機聯(lián)合設(shè)計（前3章） 　　作者：周興華；出版社： 北京航空航天大學(xué)出版社 　　內(nèi)容簡介：本書以實踐（實驗）為主線，以生動短小的實例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計開發(fā)編程。理論與實踐緊密結(jié)合，由淺入深、循序漸進地引導(dǎo)讀者進行學(xué)習(xí)、實驗，這樣讀者學(xué)得進、記得牢，不會產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計。

    標(biāo)簽： CPLD FPGA 手把手 單片機

    上傳時間： 2013-10-20

    上傳用戶：xjz632

  • FPGA設(shè)計管腳分配注意點

    FPGA設(shè)計管腳分配注意點

    標(biāo)簽： FPGA 管腳分配

    上傳時間： 2014-12-28

    上傳用戶：franktu

  • EP2C5_EP2C8 FPGA開發(fā)板電路圖

    EP2C5和EP2C8的FPGA開發(fā)板原理圖，EP2C5_EP2C8 FPGA開發(fā)板電路圖。

    標(biāo)簽： EP FPGA 開發(fā)板 電路圖

    上傳時間： 2014-01-13

    上傳用戶：劉江林1420

  • altera FPGA/CPLD高級篇(VHDL源代碼)

          altera FPGA/CPLD高級篇(VHDL源代碼)

    標(biāo)簽： altera FPGA CPLD VHDL

    上傳時間： 2014-12-28

    上傳用戶：15527161163

  • 寫給小白們的FPGA入門設(shè)計實驗

    　　寫給小白們的FPGA入門設(shè)計實驗： 　　1. 寫在前面的話    2 　　2. Lab 1 ： LCD1602 字符顯示設(shè)計  3 　　2.1. 摘要 　　2.2. 內(nèi)容 　　2.3. 程序 　　2.4. 結(jié)果（問題，解決，體會） 　　3. Lab 2 ： 4 位減法、加法器設(shè)計 　　3.1. 摘要 　　3.2. 內(nèi)容 　　3.3. 程序 　　3.4. 結(jié)果（問題，解決，體會） 　　4. Lab 3 ：三位二進制乘法器設(shè)計 　　4.1. 摘要 　　4.2. 內(nèi)容 　　4.3. 程序 　　4.4. 結(jié)果（問題，解決，體會） 　　5. Lab 4 ：序列檢測器設(shè)計 　　6. Lab 5 ：變模計數(shù)器設(shè)計 　　

    標(biāo)簽： FPGA 設(shè)計實驗

    上傳時間： 2013-11-05

    上傳用戶：silenthink

  • 基于FPGA設(shè)計的FIR濾波器的實現(xiàn)與對比

    描述了基于FPGA的FIR濾波器設(shè)計。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實現(xiàn)上述幾種算法，并給出所用的資源來比較各種算法的優(yōu)劣。

    標(biāo)簽： FPGA FIR 濾波器 對比

    上傳時間： 2013-12-09

    上傳用戶：lvzhr

  • 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件）

    　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。

    標(biāo)簽： Quartus FPGA CPLD VHDL

    上傳時間： 2013-10-13

    上傳用戶：caiiicc

  • 基于FPGA的多功能頻率計的設(shè)計

    基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設(shè)計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。  

    標(biāo)簽： FPGA 多功能 頻率計

    上傳時間： 2013-10-14

    上傳用戶：1214209695

  • FPGA-CPLD芯片設(shè)置方法

    FPGA-CPLD芯片設(shè)置方法

    標(biāo)簽： FPGA-CPLD 芯片設(shè)置

    上傳時間： 2013-10-28

    上傳用戶：whymatalab2

主站蜘蛛池模板： 海盐县| 图木舒克市| 邹城市| 镇江市| 台中县| 稻城县| 阿勒泰市| 阳泉市| 潜山县| 凤翔县| 类乌齐县| 大渡口区| 社旗县| 昔阳县| 通州区| 广饶县| 玛纳斯县| 南康市| 美姑县| 法库县| 屯昌县| 阜新市| 泰兴市| 平遥县| 高平市| 西青区| 石城县| 台中市| 柳林县| 延边| 湄潭县| 四川省| 兴城市| 称多县| 毕节市| 长春市| 射阳县| 南华县| 长子县| 桐庐县| 祁阳县|