相 關(guān) 資 源

• FPGA設(shè)計(jì)管腳分配注意點(diǎn)免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)管腳分配注意點(diǎn)

  標(biāo)簽： FPGA 管腳分配

  上傳時(shí)間： 2014-12-28

  上傳用戶：franktu

• FPGA設(shè)計(jì)管腳分配注意點(diǎn)免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)管腳分配注意點(diǎn)

  標(biāo)簽： FPGA 管腳分配

  上傳時(shí)間： 2013-11-18

  上傳用戶：pzw421125

• Xilinx-FPGA器件管腳說明免費(fèi)下載

  資源簡(jiǎn)介：Xilinx-FPGA器件管腳說明

  標(biāo)簽： Xilinx-FPGA 器件 管腳

  上傳時(shí)間： 2013-09-03

  上傳用戶：牛津鞋

• FPGA特殊管腳說明免費(fèi)下載

  資源簡(jiǎn)介：FPGA特殊管腳說明

  標(biāo)簽： FPGA 管腳

  上傳時(shí)間： 2013-09-04

  上傳用戶：奔跑的雪糕

• FPGA特殊管腳說明免費(fèi)下載

  資源簡(jiǎn)介：FPGA特殊管腳說明

  標(biāo)簽： FPGA 管腳

  上傳時(shí)間： 2014-01-03

  上傳用戶：kristycreasy

• Xilinx-FPGA器件管腳說明免費(fèi)下載

  資源簡(jiǎn)介：Xilinx-FPGA器件管腳說明

  標(biāo)簽： Xilinx-FPGA 器件 管腳

  上傳時(shí)間： 2015-07-05

  上傳用戶：zq70996813

• c51,ad0809,da0831的程序設(shè)計(jì)原理圖以及設(shè)計(jì)管腳說明等免費(fèi)下載

  資源簡(jiǎn)介：c51,ad0809,da0831的程序設(shè)計(jì)原理圖以及設(shè)計(jì)管腳說明等

  標(biāo)簽： 0809 0831 51 ad

  上傳時(shí)間： 2013-12-10

  上傳用戶：

• 華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇免費(fèi)下載

  資源簡(jiǎn)介：　　隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越...

  標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧

  上傳時(shí)間： 2013-11-06

  上傳用戶：asdfasdfd

• 華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇免費(fèi)下載

  資源簡(jiǎn)介：　　隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越...

  標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧

  上傳時(shí)間： 2015-01-02

  上傳用戶：refent

• 在設(shè)計(jì)CYCLONE2的時(shí)候,有些特殊的管腳是需要特別注意的,該資料給出了全部的注意管腳.免費(fèi)下載

  資源簡(jiǎn)介：在設(shè)計(jì)CYCLONE2的時(shí)候,有些特殊的管腳是需要特別注意的,該資料給出了全部的注意管腳.

  標(biāo)簽： CYCLONE2 管腳

  上傳時(shí)間： 2013-12-10

  上傳用戶：aa17807091

• TDSCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注...

  標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)

  上傳時(shí)間： 2013-07-20

  上傳用戶：rishian

• FPGA圖像處理板設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：VLSI(超大規(guī)模集成電路)的快速發(fā)展，使得FPGA技術(shù)得到了迅猛發(fā)展，F(xiàn)PGA的快速發(fā)展又為實(shí)時(shí)圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來了新的方法和思路，全景圖像處理是實(shí)時(shí)圖像處理中一個(gè)嶄新的領(lǐng)域，其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應(yīng)用前景。 本文首先介紹了全景圖像處理...

  標(biāo)簽： FPGA 圖像 理板設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：15736969615

• TDSCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注...

  標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)

  上傳時(shí)間： 2013-04-24

  上傳用戶：18752787361

• 針對(duì)FPGA設(shè)計(jì)的引腳分配算法免費(fèi)下載

  資源簡(jiǎn)介：隨著嵌入式系統(tǒng)的流行，可編程邏輯門陣列(FPGA)作為片上系統(tǒng)的應(yīng)用范圍越來越廣。隨著FPGA的規(guī)模越來越大，引腳分配對(duì)頻率的影響越來越大。　　 本文系統(tǒng)的闡述了FPGA的發(fā)展歷史，分析比較了國(guó)內(nèi)外的發(fā)展?fàn)顩r和發(fā)展趨勢(shì)...

  標(biāo)簽： FPGA 引腳 分配算法

  上傳時(shí)間： 2013-07-17

  上傳用戶：miaochun888

• 有關(guān)FPGA芯片的管腳的封裝的一些資料。免費(fèi)下載

  資源簡(jiǎn)介：有關(guān)FPGA芯片的管腳的封裝的一些資料。

  標(biāo)簽： FPGA 芯片 管腳 封裝

  上傳時(shí)間： 2013-08-18

  上傳用戶：dljwq

• FPGA設(shè)計(jì)大禮包免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)大禮包，包括詳細(xì)的流程介紹，引腳分配方案，設(shè)計(jì)思想等

  標(biāo)簽： FPGA

  上傳時(shí)間： 2013-08-19

  上傳用戶：15527161163

• Altera FPGA配置的特殊管腳說明免費(fèi)下載

  資源簡(jiǎn)介：Altera FPGA配置的特殊管腳說明。

  標(biāo)簽： Altera FPGA 管腳

  上傳時(shí)間： 2013-08-27

  上傳用戶：hfnishi

• 詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方和如何提高設(shè)計(jì)效率免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助

  標(biāo)簽： FPGA CPLD 過程 如何提高

  上傳時(shí)間： 2013-08-29

  上傳用戶：wfeel

• FPGA管腳電流電壓設(shè)置免費(fèi)下載

  資源簡(jiǎn)介：FPGA管腳電流電壓設(shè)置

  標(biāo)簽： FPGA 管腳 電流 電壓設(shè)置

  上傳時(shí)間： 2013-11-03

  上傳用戶：u789u789u789

• 大規(guī)模FPGA設(shè)計(jì)中的多點(diǎn)綜合技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：? 本文介紹了在大規(guī)模FPGA設(shè)計(jì)中可以提高綜合效率和效果的多點(diǎn)綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計(jì)者和Synplify pro的用戶閱讀。 ?

  標(biāo)簽： FPGA 大規(guī)模 多點(diǎn)

  上傳時(shí)間： 2013-11-23

  上傳用戶：lbbyxmraon

• 只需要FPGA兩個(gè)通用管腳免費(fèi)下載

  資源簡(jiǎn)介：只需要FPGA兩個(gè)通用管腳，就可以實(shí)現(xiàn)FPGA與PC機(jī)進(jìn)行以太網(wǎng)通信！！如果你有ALTERA_DE1的開發(fā)板，可以直接下再看效果，用其他板子就要重新分配一下管腳，推薦使用電流輸出。

  標(biāo)簽： FPGA 管腳

  上傳時(shí)間： 2016-10-01

  上傳用戶：sammi

• 基于FPGA的機(jī)載高速數(shù)據(jù)記錄系統(tǒng)的研究免費(fèi)下載

  資源簡(jiǎn)介：本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方...

  標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)

  上傳時(shí)間： 2013-08-05

  上傳用戶：hanli8870

• Altera FPGA的特殊管腳的連接(中文)免費(fèi)下載

  資源簡(jiǎn)介：AlteraFPGA的特殊管腳的連接(中文)

  標(biāo)簽： Altera FPGA 管腳 連接

  上傳時(shí)間： 2013-09-01

  上傳用戶：xhwst

• FPGA管腳電流電壓設(shè)置免費(fèi)下載

  資源簡(jiǎn)介：FPGA管腳電流電壓設(shè)置

  標(biāo)簽： FPGA 管腳 電流 電壓設(shè)置

  上傳時(shí)間： 2013-11-06

  上傳用戶：sammi

• 大規(guī)模FPGA設(shè)計(jì)中的多點(diǎn)綜合技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：? 本文介紹了在大規(guī)模FPGA設(shè)計(jì)中可以提高綜合效率和效果的多點(diǎn)綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計(jì)者和Synplify pro的用戶閱讀。 ?

  標(biāo)簽： FPGA 大規(guī)模 多點(diǎn)

  上傳時(shí)間： 2013-11-04

  上傳用戶：變形金剛

• 說明： 此演示程序包含六個(gè)任務(wù)： softclock 軟時(shí)鐘任務(wù) task1 向端口2的每個(gè)管腳輸出方波的任務(wù) task2 向端口3的每個(gè)管腳輸出方波的任務(wù) task3 向端口免費(fèi)下載

  資源簡(jiǎn)介：說明： 此演示程序包含六個(gè)任務(wù)： softclock 軟時(shí)鐘任務(wù) task1 向端口2的每個(gè)管腳輸出方波的任務(wù) task2 向端口3的每個(gè)管腳輸出方波的任務(wù) task3 向端口4的每個(gè)管腳輸出方波的任務(wù) task4 向端口5的每個(gè)管腳輸出方波的任務(wù) taskled 點(diǎn)亮P1.0上...

  標(biāo)簽： softclock task1 task2 task3

  上傳時(shí)間： 2013-12-21

  上傳用戶：liglechongchong

• 綜合電子設(shè)計(jì)實(shí)驗(yàn)部分元件功能管腳詳細(xì)說明電子原理圖免費(fèi)下載

  資源簡(jiǎn)介：綜合電子設(shè)計(jì)實(shí)驗(yàn)部分元件功能管腳詳細(xì)說明電子原理圖

  標(biāo)簽： 電子設(shè)計(jì) 實(shí)驗(yàn) 分 元件

  上傳時(shí)間： 2014-11-26

  上傳用戶：小草123

• OCM12232系列點(diǎn)陣型液晶顯示模塊說明書。詳細(xì)講解了它的管腳定義和一般使用方法。免費(fèi)下載

  資源簡(jiǎn)介：OCM12232系列點(diǎn)陣型液晶顯示模塊說明書。詳細(xì)講解了它的管腳定義和一般使用方法。

  標(biāo)簽： 12232 OCM 點(diǎn)陣型 液晶顯示模塊

  上傳時(shí)間： 2013-12-12

  上傳用戶：liglechongchong

• E=p3^2 RW=p3^3 RS=p3^4 p2口輸入 第三管腳電阻2.254k(+)和264(-) 晶振11.0592M 設(shè)計(jì)者dudongliang 開發(fā)平臺(tái):自制實(shí)驗(yàn)板 設(shè)計(jì)日期:2免費(fèi)下載

  資源簡(jiǎn)介：E=p3^2 RW=p3^3 RS=p3^4 p2口輸入 第三管腳電阻2.254k(+)和264(-) 晶振11.0592M 設(shè)計(jì)者dudongliang 開發(fā)平臺(tái):自制實(shí)驗(yàn)板 設(shè)計(jì)日期:2006年4月7日

  標(biāo)簽： dudongliang 11.0592 2.254 264

  上傳時(shí)間： 2013-12-20

  上傳用戶：manking0408

• 詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助

  標(biāo)簽： FPGA CPLD 過程 如何提高

  上傳時(shí)間： 2015-11-08

  上傳用戶：wqxstar