影院在线观看全集免费观看,国产丝袜视频在线播放,蜜臀国产一区

NC-VHDL

24進(jìn)制計(jì)數(shù)器VHDL程序

24進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter24.vhd。 --功能：24進(jìn)制計(jì)數(shù)器。

標(biāo)簽： VHDL 進(jìn)制計(jì)數(shù)器程序

上傳時(shí)間： 2013-05-19

上傳用戶：shizhanincc
用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)

用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)

標(biāo)簽： VHDL FPGA 語(yǔ)言交換機(jī)

上傳時(shí)間： 2013-04-24

上傳用戶：歸海惜雪
異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)

異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)，圖式基本格式，詳解設(shè)計(jì)過(guò)程。

標(biāo)簽： VHDL 異步通信正檢測(cè)

上傳時(shí)間： 2013-06-06

上傳用戶：moerwang
本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)

本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)，其中關(guān)鍵的相位累加器，正弦信號(hào)發(fā)生器等用VHDL描述

標(biāo)簽： VHDL DDS

上傳時(shí)間： 2013-08-05

上傳用戶：新手無(wú)憂
FPGA64的VHDL源代碼

VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.

標(biāo)簽： FPGA VHDL 64 源代碼

上傳時(shí)間： 2013-08-05

上傳用戶：wwwe
基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì)

基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語(yǔ)言

上傳時(shí)間： 2013-08-06

上傳用戶：taozhihua1314
使用VHDL語(yǔ)言編寫(xiě)的A/D轉(zhuǎn)換程序

使用VHDL語(yǔ)言編寫(xiě)的A/D轉(zhuǎn)換程序，可在FPGA平臺(tái)使用

標(biāo)簽： VHDL 語(yǔ)言編寫(xiě) 程序

上傳時(shí)間： 2013-08-06

上傳用戶：杏簾在望
pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料

可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。

標(biāo)簽： verilog fpga vhdl pld

上傳時(shí)間： 2013-08-06

上傳用戶：李彥東
用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器

用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

標(biāo)簽： VHDL FPGA FIR 語(yǔ)言

上傳時(shí)間： 2013-08-07

上傳用戶：ukuk
基于FPGA的VHDL編程實(shí)現(xiàn)各種音頻信號(hào)

基于FPGA的VHDL編程實(shí)現(xiàn)各種音頻信號(hào)，采用的是周立功公司的fusion_startkit開(kāi)發(fā)板。

標(biāo)簽： FPGA VHDL 編程實(shí)現(xiàn) 音頻信號(hào)

上傳時(shí)間： 2013-08-08

上傳用戶：皇族傳媒