通過VHDL語言進行數(shù)字信號處理的FIR操作，可以很好的實現(xiàn)濾波功能，有很好的作用，
標(biāo)簽： VHDL FIR 語言 數(shù)字信號處理
上傳時間： 2013-08-11
上傳用戶：gundan
FPGA，vhdl語言的學(xué)習(xí)資料；\r\nFPGA的簡單設(shè)計\r\ndds的設(shè)計
標(biāo)簽： FPGA vhdl 語言
上傳用戶：lili123
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點
標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件
上傳用戶：hn891122
FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)
標(biāo)簽： FPGA VHDL 串口 調(diào)試
上傳用戶：362279997
介紹了應(yīng)用VHDL技術(shù)設(shè)計嵌入式全數(shù)字鎖相環(huán)路的方法，詳細敘述了其工作原理和設(shè)計思想，并用可編程邏輯器件FPGA實現(xiàn)。
標(biāo)簽： VHDL 嵌入式 全數(shù)字 鎖相環(huán)路
上傳用戶：yare
CPLD VHDL 數(shù)碼管程序 流水燈程序 時鐘程序CPLD VHDL 數(shù)碼管程序 流水燈程序 時鐘程序
標(biāo)簽： CPLD VHDL 數(shù)碼管 程序
上傳用戶：huang111
基于CPLD和VHDL的電子密碼鎖設(shè)計，畢業(yè)論文的PDF格式，可以參考一下
標(biāo)簽： CPLD VHDL 電子密碼鎖
上傳用戶：qoovoop
實現(xiàn)USB接口功能的VHDL和verilog完整源代碼
標(biāo)簽： verilog VHDL USB 接口功能
上傳用戶：yangzhiwei
VHDL FPGA 設(shè)計流程，基本原理和方法，比較全面。
標(biāo)簽： VHDL FPGA 設(shè)計流程
上傳時間： 2013-08-12
上傳用戶：china97wan
快速學(xué)習(xí)cpld/fpga的vhdl軟件及硬件教程
標(biāo)簽： cpld fpga vhdl 軟件
上傳用戶：完瑪才讓
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
