用于FPGA的N+0.5分頻代碼，可以用來進(jìn)行非整數(shù)分頻！
標(biāo)簽： FPGA 0.5 分頻 代碼
上傳時(shí)間： 2013-08-06
上傳用戶：weixiao99
單片機(jī)仿真工具，帶有原理圖和設(shè)計(jì)程序同步仿真，是一個(gè)非常實(shí)用的學(xué)習(xí)和應(yīng)用單片機(jī)及硬件開發(fā)設(shè)計(jì)的好工具！
標(biāo)簽： 單片機(jī) 仿真工具
上傳時(shí)間： 2013-08-07
上傳用戶：erkuizhang
一個(gè)能夠簡單的實(shí)現(xiàn)YUV到RGB轉(zhuǎn)換的小工具，同時(shí)顯示FPGA編程數(shù)據(jù)
標(biāo)簽： YUV RGB 轉(zhuǎn)換
上傳時(shí)間： 2013-08-09
上傳用戶：ming529
采用FPGA 實(shí)現(xiàn)π/ 4 DQPSK調(diào)制器--\r\n北 方 交 通 大 學(xué) 學(xué) 報(bào)
標(biāo)簽： DQPSK FPGA 調(diào)制器
上傳時(shí)間： 2013-08-11
上傳用戶：stampede
主要介紹了等精度頻率測量原理，該原理具有在整個(gè)測試頻段內(nèi)保持高精度頻率\r\n測量的優(yōu)點(diǎn) 同時(shí)在該原理基礎(chǔ)上，采用了Verilog HDL語言設(shè)計(jì)了高速的等精度測頻\r\n模塊，并且利用EDA開發(fā)平臺(tái)QUARTUS11 3 .0對(duì)CPLD芯片進(jìn)行寫人，實(shí)現(xiàn)了計(jì)數(shù)等\r\n主要邏輯功能 還使用C語言設(shè)計(jì)了該等精度頻率計(jì)的主控程序以提高測量精度。本設(shè)\r\n計(jì)實(shí)現(xiàn)了對(duì)頻率變化范圍較大的信號(hào)進(jìn)行頻率測量，能夠滿足高速度、高精度的測頻要\r\n求。
標(biāo)簽： 等精度 測量原理 頻率
上傳時(shí)間： 2013-08-16
上傳用戶：chenbhdt
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時(shí)間控制器，該控制器不僅具有時(shí)間功能，而且具有定時(shí)器功能，能在00：00～23：59之間任意設(shè)定開啟時(shí)間和關(guān)閉時(shí)間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時(shí)控制。
標(biāo)簽： CPLD VHDL 核心 開發(fā)工具
上傳用戶：chenjjer
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程
標(biāo)簽： EDK9 ISE9 流程
上傳用戶：sunjet
多路18b20測溫顯示系統(tǒng),可同時(shí)測量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶：zhangchu0807
通過ISE7.0介紹xilinxFPGA設(shè)計(jì)工具的使用.
標(biāo)簽： xilinxFPGA ISE 7.0 設(shè)計(jì)工具
上傳時(shí)間： 2013-08-28
上傳用戶：nanshan
8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個(gè)區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個(gè)區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個(gè)128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個(gè)寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標(biāo)簽： 128 FlashRom 8051 KB
上傳時(shí)間： 2013-08-30
上傳用戶：cainaifa
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
