基于遺傳算法的組合邏輯電路的自動設計，依據給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現的方法在速度上往往受到本質是串行計算的計算機制約，因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設計了遺傳算法的各個模塊，實現了基于FPGA的遺傳算法。
上傳時間： 2014-01-08
上傳用戶：909000580
以某高速實時頻譜儀為應用背景，論述了5 Gsps采樣率的高速數據采集系統的構成和設計要點，著重分析了采集系統的關鍵部分高速ADC（analog to digital，模數轉換器）的設計、系統采樣時鐘設計、模數混合信號完整性設計、電磁兼容性設計和基于總線和接口標準（PCI Express）的數據傳輸和處理軟件設計。在實現了系統硬件的基礎上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設計要求。給出上位機對采集數據進行處理的結果，表明系統實現了數據的實時采集存儲功能。
上傳時間： 2014-11-26
上傳用戶：黃蛋的蛋黃
The LTC®1966 is a true RMS-to-DC converter that uses aDS computational technique to make it dramatically simplerto use, significantly more accurate, lower in powerconsumption and more flexible than conventional logantilogRMS-to-DC converters. The LTC1966 RMS-to-DCconverter has an input signal range from 5mVRMS to1.5VRMS (a 50dB dynamic range with a single 5V supplyrail) and a 3dB bandwidth of 800kHz with signal crestfactors up to four.
上傳時間： 2013-10-12
上傳用戶：qilin
電子發燒友網為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對高速定位模塊QD75M有一個全面的認識。
上傳時間： 2013-10-22
上傳用戶：stvnash
The LT®6552 is a specialized dual-differencing 75MHzoperational amplifier ideal for rejecting common modenoise as a video line receiver. The input pairs are designedto operate with equal but opposite large-signal differencesand provide exceptional high frequency commonmode rejection (CMRR of 65dB at 10MHz), therebyforming an extremely versatile gain block structure thatminimizes component count in most situations. The dualinput pairs are free to take on independent common modelevels, while the two voltage differentials are summedinternally to form a net input signal.
上傳時間： 2014-12-23
上傳用戶：13691535575
直接數據頻率合成器(DDS)因能產生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的有限相位和幅度分辨率造成的結果。
標簽： 雜散噪聲
上傳時間： 2013-11-18
上傳用戶：shfanqiwei
通常以為TTL門的速度高于“CMOS門電路。影響TTL門電路工作速度的主要因素是電路內部管子的開關特性、電路結構及內部的各電阻數值。電阻數值越大，作速度越低。管子的開關時間越長，門的工作速度越低。門的速度主要體現在輸出波形相對于輸入波形上有“傳輸延時”tpd。將tpd與空載功耗P的乘積稱“速度-功耗積”，做為器件性能的一個重要指標，其值越小，表明器件的性能越 好（一般約為幾十皮（10-12）焦耳）。與TTL門電路的情況不同，影響CMOS電路工作速度的主要因素在于電路的外部，即負載電容CL。CL是主要影響器件工作速度的原因。由CL所決定的影響CMOS門的傳輸延時約為幾十納秒。
上傳時間： 2013-11-22
上傳用戶：DE2542
Precision 16-bit analog outputs with softwareconfigurableoutput ranges are often needed in industrialprocess control equipment, analytical and scientificinstruments and automatic test equipment. In the past,designing a universal output module was a daunting taskand the cost and PCB real estate associated with thisfunction were problematic, if not prohibitive.
上傳時間： 2014-12-23
上傳用戶：如果你也聽說
直接數字式頻率合成器（DDS）—DDS同DSP（數字信號處理）一樣，也是一項關鍵的數字化技術。與傳統的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優點。
上傳時間： 2013-10-21
上傳用戶：ccclll
如AD9548數據手冊所述，AD9548的輸入端最多可支持八個獨立參考時鐘信號。八路輸入各有一個專用參考監控器，判斷輸入參考信號的周期是否滿足用戶要求。圖1是參考監控器和必要支持元件的框圖。參考監控器測量輸入參考信號的周期，并聲明信號是過慢還是過快，即表示參考信號有誤。該信息保存在參考狀態寄存器內(各參考監控器具有用戶可讀取的專用狀態寄存器)。雖然參考監控器將既不快也不慢的參考時鐘信號視為正確，但仍會通過AD9548參考驗證邏輯進一步審查。由于八個參考監控器全部相同，圖1僅顯示其中之一。然而應注意，所有八個參考監控器共用相同的采樣時鐘和用戶提供的系統時鐘周期值(TSYS)。
上傳時間： 2014-12-23
上傳用戶：23333
