最近在线中文字幕,狠狠爱www人成狠狠爱综合网,伊人手机在线

P-R

偏微分方程數(shù)值解上機實習運用古典顯式差分格式求解二維擴散方程的初邊值問題運用P-R差分格式求解二維擴散方程的初邊值問題運用局部一維格式求解二維擴散方程的初邊值問題給出了源程序

偏微分方程數(shù)值解上機實習運用古典顯式差分格式求解二維擴散方程的初邊值問題運用P-R差分格式求解二維擴散方程的初邊值問題運用局部一維格式求解二維擴散方程的初邊值問題給出了源程序，運行結果，以及算法比較

標簽： 二維方程邊值 P-R

上傳時間： 2016-06-22

上傳用戶：wang5829
求解拋物型方程的交替隱方向P-R差分格式的matlab程序實現(xiàn)。不過大家在用的時候要用到原函數(shù)f.m和精確解函數(shù)uexact.m

求解拋物型方程的交替隱方向P-R差分格式的matlab程序實現(xiàn)。不過大家在用的時候要用到原函數(shù)f.m和精確解函數(shù)uexact.m，應用程序的時候只要修改精確解和右端項就可以了。

標簽： f.m matlab uexact P-R

上傳時間： 2013-11-25

上傳用戶：hewenzhi
運用P-R狀態(tài)方程

運用P-R狀態(tài)方程，迭代計算甲烷氣體壓縮因子

標簽： P-R 狀態(tài) 方程

上傳時間： 2017-03-21

上傳用戶：cazjing
本書提供用J B u i l d e r開發(fā)數(shù)據(jù)庫應用程序、創(chuàng)建分布式應用程序以及編寫J a v a B e a n 組件的高級資料。它包括下列幾個部分： • 第一部分是“開發(fā)數(shù)據(jù)庫應用

本書提供用J B u i l d e r開發(fā)數(shù)據(jù)庫應用程序、創(chuàng)建分布式應用程序以及編寫J a v a B e a n 組件的高級資料。它包括下列幾個部分： • 第一部分是“開發(fā)數(shù)據(jù)庫應用程序”，它提供關于使用J b u i l d e r的D a t a E x p r e s s數(shù)據(jù) 庫體系結構的信息，并解釋原始數(shù)據(jù)組件和類之間的相互關系，以及怎樣使用它們來創(chuàng)建你的數(shù)據(jù)庫應用程序。它還解釋怎樣使用Data Modeler(數(shù)據(jù)模型器)和 Application Generator（應用程序生成器）創(chuàng)建數(shù)據(jù)驅動的客戶機/服務器應用程序。 • 第二部分是“開發(fā)分布式應用程序”，它提供關于使用ORB Explorer、用J B u i l d e r 創(chuàng)建多級的分布應用程序、調(diào)試分布式應用程序、用J a v a定義C O R B A接口以及使用s e r v l e t等的信息。 • 第三部分是“創(chuàng)建J a v a B e a n”，它解釋怎樣開發(fā)新的J a v a B e a n組件，描述在組件開發(fā)中涉及的任務, 怎樣使用B e a n s E x p r e s s創(chuàng)建新的J a v a B e a n，以及關于屬性、事件、B e a nIn f o類和其他方面的詳細情況。

標簽： 8226 數(shù)據(jù)庫應用程序分

上傳時間： 2014-01-03

上傳用戶：wpt
FPGA裝箱和劃分算法研究

隨著集成電路的設計規(guī)模越來越大，F(xiàn)PGA為了滿足這種設計需求，其規(guī)模也越做越大，傳統(tǒng)平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰(zhàn)，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個邏輯單元(相對于傳統(tǒng)的單一邏輯單元)，并且內(nèi)部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，F(xiàn)PGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無論從面積，還是通道數(shù)方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內(nèi)部連線資源做了分析，如何設計可配置邏輯單元內(nèi)部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現(xiàn)某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數(shù)，采用較好的目標函數(shù)來達到較優(yōu)結果。

標簽： FPGA 劃分算法

上傳時間： 2013-04-24

上傳用戶：zhaoq123
幾種用于FPGA的新型有效混合布線算法

采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。許多布線算法已經(jīng)被開發(fā)并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調(diào)查FPGA結構的最新研究動態(tài)的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協(xié)商A

標簽： FPGA 布線算法

上傳時間： 2013-05-18

上傳用戶：ukuk
可編輯程邏輯及IC開發(fā)領域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產(chǎn)品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發(fā)領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統(tǒng)復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類這類軟件的功能是對設計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關系（網(wǎng)表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結果，在進行較復雜的設計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。如果設計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設計流程。如果要進行復雜系統(tǒng)的設計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設計流程。

標簽： EDA 編輯邏輯

上傳時間： 2013-11-19

上傳用戶：wxqman
linux 中斷和設備驅動

linux 中斷和設備驅動本章介紹L i n u x內(nèi)核是如何維護它支持的文件系統(tǒng)中的文件的，我們先介紹 V F S ( Vi r t u a lFile System，虛擬文件系統(tǒng))，再解釋一下L i n u x內(nèi)核的真實文件系統(tǒng)是如何得到支持的。L i n u x的一個最重要特點就是它支持許多不同的文件系統(tǒng)。這使 L i n u x非常靈活，能夠與許多其他的操作系統(tǒng)共存。在寫這本書的時候， L i n u x共支持1 5種文件系統(tǒng)： e x t、 e x t 2、x i a、 m i n i x、 u m s d o s、 msdos 、v f a t、 p r o c、 s m b、 n c p、 i s o 9 6 6 0、 s y s v、 h p f s、 a ffs 和u f s。無疑隨著時間的推移，L i n u x支持的文件系統(tǒng)數(shù)還會增加。

標簽： linux 中斷設備驅動

上傳時間： 2013-11-13

上傳用戶：zxh122
可編輯程邏輯及IC開發(fā)領域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產(chǎn)品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發(fā)領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統(tǒng)復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類這類軟件的功能是對設計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關系（網(wǎng)表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結果，在進行較復雜的設計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。如果設計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設計流程。如果要進行復雜系統(tǒng)的設計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設計流程。

標簽： EDA 編輯邏輯

上傳時間： 2013-10-11

上傳用戶：1079836864
1.能實現(xiàn)不同的個數(shù)的矩陣連乘. 2.最后矩陣大小是8X8. 3是最優(yōu)的矩陣相乘. 描述：給定n 個矩陣｛A1, A2,...,An｝

1.能實現(xiàn)不同的個數(shù)的矩陣連乘. 2.最后矩陣大小是8X8. 3是最優(yōu)的矩陣相乘. 描述：給定n 個矩陣｛A1, A2,...,An｝，其中Ai與Ai+1是可乘的，i=1，2…，n-1。考察這n個矩陣的連乘積A1A2...An。矩陣A 和B 可乘的條件是矩陣A的列數(shù)等于矩陣B 的行數(shù)。若A 是一個p x q矩陣，B是一個q * r矩陣，則其乘積C=AB是一個p * r矩陣,需要pqr次數(shù)乘。

標簽： 矩陣 An 矩陣相乘

上傳時間： 2013-12-04

上傳用戶：wang5829

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

P-R

偏微分方程數(shù)值解上機實習運用古典顯式差分格式求解二維擴散方程的初邊值問題運用P-R差分格式求解二維擴散方程的初邊值問題運用局部一維格式求解二維擴散方程的初邊值問題給出了源程序

求解拋物型方程的交替隱方向P-R差分格式的matlab程序實現(xiàn)。不過大家在用的時候要用到原函數(shù)f.m和精確解函數(shù)uexact.m

運用P-R狀態(tài)方程

本書提供用J B u i l d e r開發(fā)數(shù)據(jù)庫應用程序、創(chuàng)建分布式應用程序以及編寫J a v a B e a n 組件的高級資料。它包括下列幾個部分： • 第一部分是“開發(fā)數(shù)據(jù)庫應用

FPGA裝箱和劃分算法研究

幾種用于FPGA的新型有效混合布線算法

可編輯程邏輯及IC開發(fā)領域的EDA工具介紹

linux 中斷和設備驅動

可編輯程邏輯及IC開發(fā)領域的EDA工具介紹

1.能實現(xiàn)不同的個數(shù)的矩陣連乘. 2.最后矩陣大小是8X8. 3是最優(yōu)的矩陣相乘. 描述：給定n 個矩陣｛A1, A2,...,An｝