PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標準的下一代標準。PCI Express利用串行的連接特點能輕松將數(shù)據(jù)傳輸速度提到一個很高的頻率，達到遠遠超出PCI總線的傳輸速率。一個PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數(shù)據(jù)帶寬。x1的通道能實現(xiàn)單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核，為實現(xiàn)單片可配置PCI-Express總線解決方案提供了可能?！ ”疚脑谘芯縋CI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上，使用Virtex5LXT50 FPGA芯片設(shè)計PCI Express接口硬件電路，實現(xiàn)PCI-Express數(shù)據(jù)傳輸
上傳時間： 2013-12-27
上傳用戶：wtrl
MATLAB5[x]入門與提高.
標簽： MATLAB5
上傳時間： 2014-01-25
上傳用戶：fairy0212
Allegro15[1].X培訓教材
上傳時間： 2014-01-08
上傳用戶：qzhcao
PCI-PCI 橋啟動時，一般需要從EEPROM 預讀取配置數(shù)據(jù)。更改EEPROM中的數(shù)據(jù)一般需要專用的燒結(jié)器，這給調(diào)試過程帶來不便。尤其是采用表貼封裝的EEPROM。本文以Intel 公司的Dec21554PCI-PCI 橋為例，介紹一種在線讀寫EEPROM 的方法。EEPROM選用的是ATMEL 公司生產(chǎn)的AT93LC66，4Kbit，按512×8bit 組織。
上傳時間： 2013-11-08
上傳用戶：trepb001
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
This document provides practical, common guidelines for incorporating PCI Express interconnect layouts onto Printed Circuit Boards (PCB) ranging from 4-layer desktop baseboard designs to 10- layer or more server baseboard designs. Guidelines and constraints in this document are intended for use on both baseboard and add-in card PCB designs. This includes interconnects between PCI Express devices located on the same baseboard (chip-to-chip routing) and interconnects between a PCI Express device located “down” on the baseboard and a device located “up” on an add-in card attached through a connector. This document is intended to cover all major components of the physical interconnect including design guidelines for the PCB traces, vias and AC coupling capacitors, as well as add-in card edge-finger and connector considerations. The intent of the guidelines and examples is to help ensure that good high-speed signal design practices are used and that the timing/jitter and loss/attenuation budgets can also be met from end-to-end across the PCI Express interconnect. However, while general physical guidelines and suggestions are given, they may not necessarily guarantee adequate performance of the interconnect for all layouts and implementations. Therefore, designers should consider modeling and simulation of the interconnect in order to ensure compliance to all applicable specifications. The document is composed of two main sections. The first section provides an overview of general topology and interconnect guidelines. The second section concentrates on physical layout constraints where bulleted items at the beginning of a topic highlight important constraints, while the narrative that follows offers additional insight.
標簽： pci PCB 設(shè)計規(guī)范
上傳時間： 2014-01-24
上傳用戶：s363994250
PCI-E是一種高速傳輸總線形式。
標簽： PCI-E 8622 數(shù)據(jù)采集卡
上傳時間： 2013-12-18
上傳用戶：宋桃子
日本基恩士plc kv-1000編程學習。
上傳時間： 2013-11-06
上傳用戶：穿著衣服的大衛(wèi)
PCI-1734快速安裝使用手冊PCI-1734快速安裝使用手冊PCI-1734快速安裝使用手冊PCI-1734快速安裝使用手冊PCI-1734快速安裝使用手冊PCI-1734快速安裝使用手冊PCI-1734快速安裝使用手冊
上傳時間： 2013-10-22
上傳用戶：ssz1990
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設(shè)備專業(yè)組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構(gòu)以及圖形加速端口（AGP）。 轉(zhuǎn)向PCIe主要是為了實現(xiàn)顯著增強系統(tǒng)吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這 些都是基于總線的傳統(tǒng)互連標準所達不到的。PCI Express標準在設(shè)計時著眼于未來，并且能夠繼續(xù)演 進，從而為系統(tǒng)提供更大的吞吐量。第一代PCIe規(guī)定的吞吐量是每秒2.5千兆比特（Gbps），第二代規(guī) 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經(jīng)支持8.0 Gbps的吞吐量。在PCIe標準繼續(xù)充分利 用最新技術(shù)來提供不斷加大的吞吐量的同時，采用分層協(xié)議也便于PCI向PCIe的演進，并保持了與現(xiàn)有 PCI應用的驅(qū)動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網(wǎng)絡(luò) 組建、通信、存儲、工業(yè)電子設(shè)備和消費類電子產(chǎn)品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結(jié)構(gòu) 本節(jié)介紹了PCIe協(xié)議的基本工作原理以及當今系統(tǒng)中實現(xiàn)和支持PCIe協(xié)議所需要的各個組成部分。本節(jié) 的目標在于提供PCIe的相關(guān)工作知識，并未涉及到PCIe協(xié)議的具體復雜性。 PCIe的優(yōu)勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數(shù)據(jù)包的串行連接協(xié)議，它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串 行的數(shù)據(jù)轉(zhuǎn)換的需要，部分是由于向基于數(shù)據(jù)包實現(xiàn)方案的轉(zhuǎn)移。 PCIe保留了PCI的基本載入-存儲體系架構(gòu)，包括支持以前由PCI-X標準加入的分割事務(wù)處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真?zhèn)鹘y(tǒng)并行總線的 邊帶信號，并用于提供更高水平的健壯性和功能性。此規(guī)格定義了許多既支持當今需要又支持未來擴展 的特性，同時還保持了與PCI軟件驅(qū)動程序的兼容性。PCI Express的先進特性包括：自主功率管理； 先進錯誤報告；通過端對端循環(huán)冗余校驗（ECRC）實現(xiàn)的端對端可靠性，支持熱插拔；以及服務(wù)質(zhì)量（QoS）流量分級。
上傳時間： 2013-11-29
上傳用戶：zw380105939
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
