TCS ECN Background & Key TermsTrust Issues with PCIE PlatformsTCS ECN DetailsTrusted Config Space and TCS TransactionsTrusted Config Access Mech (TCAM)Standard vs Trusted Config AccessNew Capability StructuresTCS Support in Root Ports, Switches, & BridgesTCS “Does not…” ListExample Trusted Computing PlatformRevisiting the Trust IssuesKey Takeaways/Call to ActionQuestions
標(biāo)簽： Configuration Trusted PCIE Spa
上傳時(shí)間： 2013-11-21
上傳用戶：hsfei8
該P(yáng)DF講解了PCIE的基本體系結(jié)構(gòu)，對(duì)新入門者有幫助
標(biāo)簽： PCIE
上傳時(shí)間： 2013-10-30
上傳用戶：anng
白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIE接口 了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express® （PCIE®） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！
標(biāo)簽： FPGA PCIE 低功耗 接口
上傳時(shí)間： 2013-11-16
上傳用戶：huangld
PCIE 3.0相對(duì)于它的前一代PCIE 2.0的最主要的一個(gè)區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位數(shù)據(jù)進(jìn)行傳輸，這樣鏈路中將會(huì)有20%信息量是無效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數(shù)據(jù)，編碼方式也不可或缺，因此在PCIE 3.0中還通過使用128B/130B的編碼方式（無效信息量減低為1.5625%），同時(shí)使用加擾的方式（即數(shù)據(jù)流先和一個(gè)多項(xiàng)式異或得到一個(gè)更加隨機(jī)性的數(shù)據(jù)，到接收端使用同樣的多項(xiàng)式將其恢復(fù)出來）來實(shí)現(xiàn)數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)的實(shí)現(xiàn)。
標(biāo)簽： PCIE 3.0 力科 發(fā)射機(jī)
上傳時(shí)間： 2014-12-29
上傳用戶：shaojie2080
上傳時(shí)間： 2013-10-18
上傳用戶：康郎
因?yàn)?b>PCIE 3.0信號(hào)的速率可以達(dá)到8Gb/s，而且鏈路通道走線也可能會(huì)很長(zhǎng)，這可能會(huì)導(dǎo)致高速信號(hào)衰減過大，在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設(shè)置，以補(bǔ)償長(zhǎng)鏈路時(shí)高速信號(hào)的衰減。
標(biāo)簽： PCIE 3.0 力科 動(dòng)態(tài)均衡
上傳時(shí)間： 2013-10-27
上傳用戶：894448095
PCIE基本概念及其工作原理介紹：PCI Express®（或稱PCIE®），是一項(xiàng)高性能、高帶寬，此標(biāo)準(zhǔn)由互連外圍設(shè)備專業(yè)組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構(gòu)以及圖形加速端口（AGP）。 轉(zhuǎn)向PCIE主要是為了實(shí)現(xiàn)顯著增強(qiáng)系統(tǒng)吞吐量、擴(kuò)容性和靈活性的目標(biāo)，同時(shí)還要降低制造成本，而這 些都是基于總線的傳統(tǒng)互連標(biāo)準(zhǔn)所達(dá)不到的。PCI Express標(biāo)準(zhǔn)在設(shè)計(jì)時(shí)著眼于未來，并且能夠繼續(xù)演 進(jìn)，從而為系統(tǒng)提供更大的吞吐量。第一代PCIE規(guī)定的吞吐量是每秒2.5千兆比特（Gbps），第二代規(guī) 定的吞吐量是5.0 Gbps，而最近公布PCIE 3.0標(biāo)準(zhǔn)已經(jīng)支持8.0 Gbps的吞吐量。在PCIE標(biāo)準(zhǔn)繼續(xù)充分利 用最新技術(shù)來提供不斷加大的吞吐量的同時(shí)，采用分層協(xié)議也便于PCI向PCIE的演進(jìn)，并保持了與現(xiàn)有 PCI應(yīng)用的驅(qū)動(dòng)程序軟件兼容性。 雖然最初的目標(biāo)是計(jì)算機(jī)擴(kuò)展卡以及圖形卡，但PCIE目前也廣泛適用于涵蓋更廣的應(yīng)用門類，包括網(wǎng)絡(luò) 組建、通信、存儲(chǔ)、工業(yè)電子設(shè)備和消費(fèi)類電子產(chǎn)品。 本白皮書的目的在于幫助讀者進(jìn)一步了解PCI Express以及成功PCIE成功應(yīng)用。 PCI Express基本工作原理 拓?fù)浣Y(jié)構(gòu) 本節(jié)介紹了PCIE協(xié)議的基本工作原理以及當(dāng)今系統(tǒng)中實(shí)現(xiàn)和支持PCIE協(xié)議所需要的各個(gè)組成部分。本節(jié) 的目標(biāo)在于提供PCIE的相關(guān)工作知識(shí)，并未涉及到PCIE協(xié)議的具體復(fù)雜性。 PCIE的優(yōu)勢(shì)就在于降低了復(fù)雜度所帶來的成本。PCIE屬于一種基于數(shù)據(jù)包的串行連接協(xié)議，它的復(fù)雜度 估計(jì)在PCI并行總線的10倍以上。之所以有這樣的復(fù)雜度，部分是由于對(duì)以千兆級(jí)的速度進(jìn)行并行至串 行的數(shù)據(jù)轉(zhuǎn)換的需要，部分是由于向基于數(shù)據(jù)包實(shí)現(xiàn)方案的轉(zhuǎn)移。 PCIE保留了PCI的基本載入-存儲(chǔ)體系架構(gòu)，包括支持以前由PCI-X標(biāo)準(zhǔn)加入的分割事務(wù)處理特性。此 外，PCIE引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級(jí)流量控制），以仿真?zhèn)鹘y(tǒng)并行總線的 邊帶信號(hào)，并用于提供更高水平的健壯性和功能性。此規(guī)格定義了許多既支持當(dāng)今需要又支持未來擴(kuò)展 的特性，同時(shí)還保持了與PCI軟件驅(qū)動(dòng)程序的兼容性。PCI Express的先進(jìn)特性包括：自主功率管理； 先進(jìn)錯(cuò)誤報(bào)告；通過端對(duì)端循環(huán)冗余校驗(yàn)（ECRC）實(shí)現(xiàn)的端對(duì)端可靠性，支持熱插拔；以及服務(wù)質(zhì)量（QoS）流量分級(jí)。
標(biāo)簽： PCIE_cn PCIE 基本概念 工作原理
上傳時(shí)間： 2013-11-29
上傳用戶：zw380105939
PCIE jitter analysis method
標(biāo)簽： analysis jitter method PCIE
上傳時(shí)間： 2014-01-22
上傳用戶：330402686
jitter defination of PCIE, and it s analysis theory
標(biāo)簽： defination analysis jitter theory
上傳時(shí)間： 2013-12-04
上傳用戶：windwolf2000
基于SIIGX的PCIE的Kit，包含硬件原理圖，pcb圖，驅(qū)動(dòng)，和示例代碼
標(biāo)簽： SIIGX PCIE Kit
上傳時(shí)間： 2016-08-15
上傳用戶：磊子226
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="2i2q2"></li>
