<li id="imi8s"></li> <li id="imi8s"></li>
PCIe規范，光纖通道控制器
上傳時間： 2013-10-21
上傳用戶：ppeyou
基于FPGA、PCI9054、SDRAM和DDS設計了用于某遙測信號模擬源的專用板卡。PCI9054實現與上位機的數據交互,FPGA實現PCI本地接口轉換、數據接收發送控制及DDS芯片的配置。通過WDM驅動程序設計及MFC交互界面設計,最終實現了10~200 Mbit·s-1的LVDS數據接收及10~50 Mbit·s-1任意速率的LVDS數據發送。
上傳時間： 2013-12-24
上傳用戶：zhangchu0807
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-21
上傳用戶：jjq719719
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
標簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-20
上傳用戶：dave520l
為提高訓練效果，仿真訓練系統中需進行信號波形測試。在介紹PCI1721板卡基本功能及主要特點的基礎上，介紹了VB編程結合PCI1721總線擴展實現信號產生的方法，給出了信號產生軟件實現的基本方法、PCI1721實現多通道輸出的方法以及VRML和VB交互的實現方法，便于以后功能擴展。為保證輸出波形滿足要求，實現脈沖信號、視頻信號、檢波信號等模擬信號的選擇輸出，設計了整形電路。這樣既可以實現虛擬測試又可以實現真正測試。
上傳時間： 2013-11-04
上傳用戶：shenlan
針對飛機艙門氣動加載試驗的特點，分析了21個加載通道的測控要求，應用分布式控制方案，采用上下位機結構；選用PCI板卡及合理的調理電路設計，完成了下位機的采集通信功能；上位機中，在labWindows／CVl平臺下實現了了監督控制與數據采集，利用多線程機制及多媒體定時器技術，保證了多通道分布式系統中的實時性要求，該電氣設計在地面模擬飛行試驗中工作良好，充分滿足了試驗的各項指標要求。
上傳時間： 2013-11-21
上傳用戶：
介紹了用于自動控制設備控制板卡的軟硬件設計方法，該卡以EPM7192為核心，由電源電路、晶振電路、232接口電路、IO接口電路、主處理電路等5部分組成，控制通訊接口采用RS232，敘述了用混合輸入實現該設計的方法[1]，并用VHDL語言實現整個軟件接收控制部分，最后給出了應用測試情況。
上傳時間： 2013-11-06
上傳用戶：Pzj
本帖主要是將PC板卡輸出的5Vttl信號轉換成驅動24V電路負載的信號電路
上傳時間： 2013-12-24
上傳用戶：2404
ISA總線概述 ISA總線: (Industry Standard Architecture:工業標準體系結構）是IBM公司為PC/AT電腦而制定的總線標準，為16位體系結構，只能支持16位的I/O設備，數據傳輸率大約是16MB/S。也稱為AT標準。開始時PC機面向個人及辦公室，定義了8位的ISA總線結構，對外公開，成為標準（ISO ISA標準）。第三方開發出許多ISA擴充板卡，推動了PC機的發展。1984年推出IBM-PC/AT系統，ISA從8位擴充到16位，地址線從20條擴充到24條。1988年，康柏、HP、NEC等9個廠商協同把ISA擴展到32位，即EISA總線(Extended ISA)。
上傳時間： 2013-10-16
上傳用戶：dajin
一個關于IO控制的程序，基于硬件板卡的原理性程序
上傳時間： 2015-04-15
上傳用戶：清風冷雨
<button id="amiwo"></button>