基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互,FPGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過(guò)WDM驅(qū)動(dòng)程序設(shè)計(jì)及MFC交互界面設(shè)計(jì),最終實(shí)現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。
資源簡(jiǎn)介：本文主要研究一種隔離器高速數(shù)據(jù)通信卡設(shè)計(jì)，并對(duì)基于PCI總線的內(nèi)外網(wǎng)數(shù)據(jù)通訊和交換的硬件編程實(shí)現(xiàn)進(jìn)行詳細(xì)的說(shuō)明，最后在pc機(jī)windows平臺(tái)下對(duì)數(shù)據(jù)通信卡進(jìn)行吞吐量和穩(wěn)定性的測(cè)試。 首先介紹了網(wǎng)絡(luò)安全的現(xiàn)狀以及物理網(wǎng)絡(luò)隔離的原理和重要性，并敘述了網(wǎng)絡(luò)...
上傳時(shí)間： 2013-07-30
上傳用戶：muyehuli
資源簡(jiǎn)介：基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互,FPGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過(guò)WDM驅(qū)動(dòng)程序設(shè)計(jì)及MFC交互界面設(shè)計(jì),最終實(shí)現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 ...
上傳時(shí)間： 2013-11-24
上傳用戶：3到15
資源簡(jiǎn)介：基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互,FPGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過(guò)WDM驅(qū)動(dòng)程序設(shè)計(jì)及MFC交互界面設(shè)計(jì),最終實(shí)現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 ...
上傳時(shí)間： 2013-12-24
上傳用戶：zhangchu0807
資源簡(jiǎn)介：這是篇, 覺得甚是有用，大家共同學(xué)學(xué)。
上傳時(shí)間： 2013-08-31
上傳用戶：ming52900
資源簡(jiǎn)介：數(shù)據(jù)采集 基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計(jì)
上傳時(shí)間： 2013-08-29
上傳用戶：2728460838
資源簡(jiǎn)介：這是篇<基于FPGA 的OFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)>, 覺得甚是有用，大家共同學(xué)學(xué)。
上傳時(shí)間： 2015-11-02
上傳用戶：253189838
資源簡(jiǎn)介：數(shù)據(jù)采集\基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計(jì)
上傳時(shí)間： 2013-12-22
上傳用戶：英雄
資源簡(jiǎn)介：介紹了基于FPGA的OFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).
上傳時(shí)間： 2016-08-13
上傳用戶：youke111
資源簡(jiǎn)介：國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究...
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
資源簡(jiǎn)介：基于FPGA的高速數(shù)據(jù)采集卡設(shè)計(jì)制作
上傳時(shí)間： 2014-12-28
上傳用戶：cx111111
資源簡(jiǎn)介：本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來(lái)控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方...
上傳時(shí)間： 2013-08-05
上傳用戶：hanli8870
資源簡(jiǎn)介：基于FPGA的高速數(shù)據(jù)采集卡設(shè)計(jì)制作
上傳時(shí)間： 2013-10-20
上傳用戶：suicone
資源簡(jiǎn)介：PCI總線的高速數(shù)據(jù)采集卡設(shè)計(jì)資料（基于PCI9054 ）
上傳時(shí)間： 2016-08-25
上傳用戶：it男一枚
資源簡(jiǎn)介：近紅外光譜法是血液成分無(wú)創(chuàng)檢測(cè)方法中的熱點(diǎn)，也是取得成果最多的方法之一。但是，個(gè)體差異和測(cè)量條件是影響近紅外光譜血液成分無(wú)創(chuàng)檢測(cè)的一個(gè)較突出的問(wèn)題。而動(dòng)態(tài)光譜法就是針對(duì)這個(gè)問(wèn)題而提出的一種全新的近紅外無(wú)創(chuàng)血液成分濃度檢測(cè)方法。它從原理上消除...
上傳時(shí)間： 2013-04-24
上傳用戶：luyanping
資源簡(jiǎn)介：文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷...
上傳時(shí)間： 2013-11-07
上傳用戶：xaijhqx
資源簡(jiǎn)介：為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成...
上傳時(shí)間： 2013-11-25
上傳用戶：王成林。
資源簡(jiǎn)介：基于FPGA的16位數(shù)據(jù)路徑的AESIP核
上傳時(shí)間： 2013-11-12
上傳用戶：zhangjinzj
資源簡(jiǎn)介：文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷...
上傳時(shí)間： 2013-10-13
上傳用戶：1421706030
資源簡(jiǎn)介：為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成...
上傳時(shí)間： 2013-10-12
上傳用戶：as275944189
資源簡(jiǎn)介：基于FPGA的AES高速實(shí)現(xiàn)，介紹了算法實(shí)現(xiàn)的過(guò)程，仿真結(jié)果。
上傳時(shí)間： 2014-01-08
上傳用戶：362279997
資源簡(jiǎn)介：具有USB2.0接口的高速數(shù)據(jù)采集卡設(shè)計(jì)
上傳時(shí)間： 2016-08-19
上傳用戶：yd19890720
資源簡(jiǎn)介：基于FPGA的B超數(shù)據(jù)采集功能，根據(jù)輸入圖像的束同步與幀同步信號(hào)，采用中斷控制進(jìn)入FIFO的圖像數(shù)據(jù)的讀寫操作！
上傳時(shí)間： 2013-12-19
上傳用戶：waitingfy
資源簡(jiǎn)介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
資源簡(jiǎn)介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...
上傳時(shí)間： 2013-10-09
上傳用戶：xjy441694216
資源簡(jiǎn)介：基于VHDL的異步串行通信電路設(shè)計(jì) 隨著電子技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程門陣列FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn)，使得電子系統(tǒng)的設(shè)計(jì)者利用與器件相應(yīng)的電子CAD軟件，在實(shí)驗(yàn)室里就可以設(shè)計(jì)自己的專用集成電路ASIC器件。這種可編程ASIC不僅使設(shè)計(jì)的產(chǎn)品
上傳時(shí)間： 2014-01-12
上傳用戶：270189020
資源簡(jiǎn)介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...
上傳時(shí)間： 2013-10-13
上傳用戶：yl1140vista
資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時(shí)循環(huán)為計(jì)時(shí)基準(zhǔn)。 2. 具有調(diào)節(jié)小時(shí)、分鐘的功能。 3．具有整點(diǎn)報(bào)時(shí)功能，整點(diǎn)報(bào)時(shí)的同時(shí)數(shù)碼管顯示閃爍提示。
上傳時(shí)間： 2016-03-10
上傳用戶：cc1915
資源簡(jiǎn)介：基于FPGA的全數(shù)字調(diào)制解調(diào)器設(shè)計(jì)實(shí)例，包含有Matlab程序和Quartus程序
上傳時(shí)間： 2014-12-21
上傳用戶：xfbs821
資源簡(jiǎn)介：基于ARM 的WLAN 嵌入式視頻通信系統(tǒng)設(shè)計(jì) 基于ARM 的WLAN 嵌入式視頻通信系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-12-26
上傳用戶：ve3344
資源簡(jiǎn)介：基于USB的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),涉及AD轉(zhuǎn)換和USB傳輸
上傳時(shí)間： 2014-11-28
上傳用戶：6546544
