隨著信息技術(shù)和電子技術(shù)的進步和日益成熟，計算機數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡化PCI數(shù)據(jù)采集卡結(jié)構(gòu)，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FPGA的PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)。 論文對PCI對目標(biāo)設(shè)備數(shù)據(jù)采集卡實現(xiàn)的原理和方法進行了深入研究，設(shè)計了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路，通過在FPGA中嵌入了PCI目標(biāo)設(shè)備的IP核與用戶邏輯部分，構(gòu)成了SOPC系統(tǒng)。使用Verilog硬件描述語言設(shè)計并實現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊列等模塊電路。利用ModelSim對PCI系統(tǒng)進行了仿真。完成了系統(tǒng)硬件電路PCB板的設(shè)計，最終制作了PCI數(shù)據(jù)采集卡。 論文針對PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)軟件需求，研究了WDM設(shè)備驅(qū)動軟件、Windows環(huán)境的簡易虛擬示波器以及簡易虛擬邏輯儀實現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發(fā)了WDM設(shè)備驅(qū)動程序。實現(xiàn)了Windows環(huán)境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統(tǒng)測試結(jié)果表明該系統(tǒng)設(shè)計正確，系統(tǒng)運行穩(wěn)定，功能和指標(biāo)達到了設(shè)計要求。
標(biāo)簽： FPGA PCI 數(shù)據(jù)采集卡
上傳時間： 2013-07-27
上傳用戶：yzy6007
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-07-24
上傳用戶：ca05991270
PCI規(guī)范的中文手冊，是開發(fā)PCI總線的必備參考。
標(biāo)簽： PCI
上傳時間： 2013-04-24
上傳用戶：xwd2010
超聲理論與技術(shù)的快速發(fā)展，使超聲設(shè)備不斷更新，超聲檢查已成為預(yù)測和評價疾病及其治療結(jié)果不可缺少的重要方法。超聲診斷技術(shù)不僅具有安全、方便、無損、廉價等優(yōu)點，其優(yōu)越性還在于它選用診斷參數(shù)的多樣性及其在工程上實現(xiàn)的靈活性。 全數(shù)字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統(tǒng)，是一種新型的、操作方便的、技術(shù)含量高的機型。它具有現(xiàn)有黑白B超的基本功能，能夠?qū)Τ暬夭〝?shù)據(jù)進行靈活的處理，從而使操作更加方便，圖象質(zhì)量進一步提高，并為遠程醫(yī)療、圖像存儲、拷貝等打下基礎(chǔ)，是一種很有發(fā)展前景、未來市場的主打產(chǎn)品。全數(shù)字B型超聲診斷儀的基本技術(shù)特點是用數(shù)字硬件電路來實現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實時處理，它的實現(xiàn)主要倚重于FPGA技術(shù)。現(xiàn)在FPGA已經(jīng)成為多種數(shù)字信號處理（DSP）應(yīng)用的強有力解決方案。硬件和軟件設(shè)計者可以利用可編程邏輯開發(fā)各種DSP應(yīng)用解決方案。可編程解決方案可以更好地適應(yīng)快速變化的標(biāo)準(zhǔn)、協(xié)議和性能需求。 本論文首先闡述了醫(yī)療儀器發(fā)展現(xiàn)狀和嵌入式計算機體系結(jié)構(gòu)及發(fā)展?fàn)顩r，提出了課題研究內(nèi)容和目標(biāo)。然后從B超診斷原理及全數(shù)字B超診斷儀設(shè)計入手深入分析了B型超聲診斷儀的系統(tǒng)的硬件體系機構(gòu)。對系統(tǒng)的總體框架和ARM模塊設(shè)計做了描述后，接著分析了超聲信號進行數(shù)字化處理的各個子模塊、可編程邏輯器件的結(jié)構(gòu)特點、編程原理、設(shè)計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統(tǒng)的移植和設(shè)備驅(qū)動的開發(fā)，詳細描述了B型超聲診斷儀的軟件環(huán)境的架構(gòu)及其設(shè)備驅(qū)動的詳細設(shè)計。最后對整個系統(tǒng)的功能和特點進行了總結(jié)和展望。
標(biāo)簽： ARM 全數(shù)字 儀的設(shè)計 超聲診斷
上傳時間： 2013-05-28
上傳用戶：sssnaxie
PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。在嵌入式系統(tǒng)領(lǐng)域中，許多IP都是基于PCI總線設(shè)計的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計與驗證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu)，并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計方案，整個設(shè)計主要分為主設(shè)備接口模塊，目標(biāo)設(shè)備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊，論文主要從數(shù)據(jù)通路和控制路徑的實現(xiàn)兩方面進行闡述。對于集成的總線仲裁器，設(shè)計采用兩優(yōu)先級的循環(huán)優(yōu)先算法，通過一組設(shè)備編號寄存器實現(xiàn)了PCI總線上的仲裁，此外，論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細的描述，最終采用自頂向下的方法實現(xiàn)了整個設(shè)計。 在驗證部分，引入了基于平臺的驗證思路，通過搭建驗證平臺，可以高效地實現(xiàn)驗證。論文重點討論了驗證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個驗證點控制驗證流程。此外，為提高驗證的自動化程度，論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本，提高了整個驗證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設(shè)計的仿真驗證。設(shè)計通過驗證并成功實現(xiàn)在基于ARM的集成處理器，達到預(yù)定的功能設(shè)計要求，并具有良好的性能，最后對后續(xù)開發(fā)進行了探討。
上傳時間： 2013-05-22
上傳用戶：uuuuuuu
本論文采用TOP-DOWN設(shè)計方法對PCI總線接口控制器的設(shè)計與實現(xiàn)進行了研究,對PCI總線協(xié)議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設(shè)計和實現(xiàn)為線索,闡述了PCI總線接口控制器設(shè)計、仿真及綜合、驗證的各個步驟,以及PCI板卡驅(qū)動程序的編寫和調(diào)試.作為PCI接口控制器下一步發(fā)展的前瞻性研究,還介紹PCI接口控制器DMA傳輸方式的實現(xiàn)思路及功能模塊劃分.在本論文的研究中,重點分析了PCI總線接口控制器的設(shè)計、對PCI總線協(xié)議的分析理解是進行PCI總線接口控制器設(shè)計的前提,而對PCI總線接口控制器的功能分析和結(jié)構(gòu)劃分是設(shè)計的關(guān)鍵.本論文在對PCI總線接口控制器的功能分析和結(jié)構(gòu)分析的基礎(chǔ)上,對PCI總線接口控制器的整體設(shè)計和子模塊的劃分和實現(xiàn)進行了詳細的分析闡述.通過本論文的研究,完成了PCI總線接口控制器的設(shè)計,并且通過編寫測試激勵程序完成了功能仿真,以及布局布線后的時序仿真,并設(shè)計了PCB實驗板進行了測試,證明所實現(xiàn)的PCI接口控制器完成了要求的功能.
上傳時間： 2013-04-24
上傳用戶：stvnash
該文進行的設(shè)計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設(shè)計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎(chǔ)上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進行設(shè)計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實現(xiàn)PCI接口卡設(shè)計.用VHDL語言對FPGA編程,采用模塊化的設(shè)計方法進行設(shè)計,用狀態(tài)機來控制PCI邏輯的時序.設(shè)計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計了PCI卡在Linux下的設(shè)備驅(qū)動程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎(chǔ)上,設(shè)計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項目[2002A1040402]、廣東省科技攻關(guān)項目[2003C101002]、廣州市重大科技攻關(guān)計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計需求的解決途徑。為了簡化設(shè)計流程并且提高部件的可重用性，在目前的SoC設(shè)計中引入了稱之為平臺的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計，最終建立一個包括多種功能部件，互連部件和處理部件的設(shè)計平臺，從而有效的提高星載電子系統(tǒng)的設(shè)計能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計平臺要提供的一個互連部件對其進行設(shè)計。 針對這一需求，本論文采用自項向下的設(shè)計方法對PCI總線從設(shè)備控制器的設(shè)計與實現(xiàn)進行了研究，對PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計，采用Verilog HDL對其進行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設(shè)計中常見的自頂向下設(shè)計方法，使用硬件描述語言Verilog HDL對其進行描述，重點分析了PCI總線設(shè)備控制器的設(shè)計。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對PCI總線設(shè)備控制器進行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對PCI總線目標(biāo)設(shè)備控制器的設(shè)計思路和各個子模塊電路的設(shè)計和實現(xiàn)進行了詳細的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應(yīng)用FPGA作為物理驗證和實現(xiàn)載體，進行了面向FPGA的電路綜合，進行了布局布線后的時序仿真，證明所實現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實現(xiàn)。通過這整個論文的工作，按照設(shè)計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時間： 2013-06-07
上傳用戶：tccc
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實現(xiàn)PCI接口芯片PLX9080的時序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制。 在本論文將重點放在了用硬件描述語言Verilog進行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計方法，詳細論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：yhm_all
本論文重點分析了PCI總線接口的設(shè)計.對PCI總線協(xié)議的分析理解是進行PCI總線接口設(shè)計的前提,而對PCI總線接口的功能分析和結(jié)構(gòu)劃分是設(shè)計的關(guān)鍵.本文在理解協(xié)議的基礎(chǔ)上,對PCI總線接口的整體設(shè)計和子模塊的劃分以及Verilog實現(xiàn)進行了詳細的分析和闡述,并編寫測試激勵程序完成功能仿真,最后通過PCB試驗板進行了測試.我們設(shè)計了DMA控制器作為PCI總線接口板的應(yīng)用,對DMA的Top層結(jié)構(gòu)和各個子模塊及其與PCI總線的接口等都做了詳細的劃分.論文中FIFO的實現(xiàn)也做了詳細的描述.但由于時間的限制,代碼的編寫和仿真還沒完成.這也是本項目需要進一步完善的地方.
上傳時間： 2013-06-12
上傳用戶：lizhizheng88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
