亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Pll

鎖相環(Pll: Phase-locked loops)是一種利用反饋控制原理實現的頻率及相位的同步技術,其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。當參考時鐘的頻率或相位發生改變時,鎖相環會檢測到這種變化,并且通過其內部的反饋系統來調節輸出頻率,直到兩者重新同步,這種同步又稱為“鎖相”
  • 基于ARM的氣敏傳感器無線傳輸系統的實現

    經濟的快速發展使得人們越來越注重生活質量,對于有害氣體的檢測成為人們的迫切要求,我國氣敏傳感器發展迅速,但由于氣敏傳感器的高阻值特性及接口電路復雜等原因,氣敏傳感器測量裝置發展緩慢。在了解氣敏傳感器的氣敏機理及氣敏傳感器的工作原理的前提下,設計了一種新型的氣體濃度測量裝置,并將采集到的信號處理后通過無線傳輸設備傳送。該裝置以ARM7為內核的LPC2131 作為微處理器,利用其強大的數據計算處理能力及控制能力,設計出了顯示氣體濃度值的測量電路。此外由于因LPC2131 內部集成了多種硬件電路接口,有效地降低了成本,減小了裝置體積。 在無線傳輸部分,采用挪威Nordic公司的單片射頻收發器nRF403,nRF403工作在433或315MHz國際上通用的ISM頻段,雙工作頻段可以自由切換,FSK 調制解調,采用直接數字合成DSS和鎖相環穩頻Pll 進行頻率合成,頻率穩定性好,發射數據時無方向性要求,在高速移動和振動等情況有抗干擾能力。本測量裝置的設計主要包括硬件和軟件兩大部分。硬件部分由四部分組成:數據采集電路、ARM系統模塊電路設計、無線收發電路模塊、顯示模塊組成。軟件部分的設計包括:通道選擇程序設計、A/D轉換程序設計、信號處理程序(算法)、無線收發程序、液晶模塊程序設計、以及PC端應用程序設計。經過實際的測量,本裝置可對外界氣體濃度進行準確的測量,精度保持誤差在1.5%以內。本裝置具有高靈敏度、小型、簡單、低耗等優點。

    標簽: ARM 氣敏傳感器 無線傳輸系統

    上傳時間: 2013-04-24

    上傳用戶:17826829386

  • FPGA圖像處理板設計

    VLSI(超大規模集成電路)的快速發展,使得FPGA技術得到了迅猛發展,FPGA的快速發展又為實時圖像處理在算法、系統結構上帶來了新的方法和思路,全景圖像處理是實時圖像處理中一個嶄新的領域,其在視頻監視領域內有廣泛的應用前景。 本文首先介紹了全景圖像處理的發展狀況,課題的主要背景、國內外發展現狀、課題的研究意義、課題的來源和本文的主要研究工作及論文組織結構。然后在第二章中介紹了FPGA的發展,FPGA/CPLD的特點,并介紹了Cyclone Ⅱ系列FPGA的硬件結構,硬件描述語言,開發工具Quartus Ⅱ以及FPGA開發的一般原則。 文章的重點放在了電路板的設計部分,也就是本文的第三章。在介紹電路設計部分之前首先介紹一些高速數字電路設計中的一些概念、高速數字電路設計中常見問題,并對常見問題給出了一般解決方法。 在FPGA電路板設計部分中,對FPGA電路的設計過程作了詳細的說明,其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設計要點,多層電路板設計要點,FPGA供電管腳的處理注意事項,FPGA芯片中Pll模塊的設計以及FPGA的配置方法,并給出了作者的設計思路。FPGA供電電源也是電路板設計的要點所在,文章中也著重對其進行了介紹,提及了FPGA電源設計指標要求及電壓功耗估計,并根據現有的FPGA電源解決方案提出了設計思路和方法。同時文章中對FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲電路、USB2.0接口電路的設計做了相應的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個穩定運行的平臺。 在第四章中介紹了IC總線控制器的狀態機圖及信號說明和相應的仿真圖。 文章最后給出了FPGA硬件電路的調試結果,驗證了設計目的,為進一步的工作打下了良好的基礎。

    標簽: FPGA 圖像 理板設計

    上傳時間: 2013-04-24

    上傳用戶:15736969615

  • 基于FPGA的數字調頻發射機技術研究

    遙測系統由發射機、發射天線、接收天線、接收機組成.就遙測發射系統而言,傳統的模擬調制已經很成熟,模擬發射機是利用調制信號的變化來控制變容二極管的結電容容值的變化,從而改變壓控振蕩器的震蕩頻率來實現調頻;模擬調制碼速率、調制頻偏都受變容二極管特性的限制,模擬調制功能單一、調制方式不可重組、單個系統調制頻率不可改變,無法滿足頻率多變的需求;隨著高速器件和軟件無線電技術的發展,數字調制發射機具有調制中心頻率可調、頻偏可編程、調制方式可重組、調制碼速率高、可實現較高的頻響、可以與編碼器合并擴展功能很強等優點,成為今后發射機的發展主流.本論文討論了如何利用現場可編程器件FPGA結合Max+plusⅡ及VHDL語言,在遙測系統中實現了DDS+Pll+SSB模式的數字調制發射機.數字發射機設計主要包括方案選擇、系統設計、硬件電路實現及VHDL設計四個部分.論文中首先分析了目前遙測系統中使用的模擬調制發射機的不足及數字調制發射機的優點,確定了發射機的設計方案;第二章介紹了電子設計自動化工具及數字電路設計方法;第三章詳細討論了組成發射機的各個部分的原理設計;第四章著重討論了各個部分的硬件電路實現、VHDL實現部分及設計的測試結果;最后總結了設計中需要進一步研究的問題.

    標簽: FPGA 數字調頻 發射機 技術研究

    上傳時間: 2013-04-24

    上傳用戶:程嬰sky

  • 基于FPGA和DSP的紅外圖像預處理算法研究

    隨著微電子技術的發展,可編程邏輯器件取得了迅速的發展,其功能日益強大,FPGA內部可用邏輯資源飛速增長,近來推出的FPGA都針對數字信號處理的特點做了特定設計,集成了存儲器、鎖相環(Pll)、硬件乘法器、DSP模塊等,通過使用各個公司提供的FPGA開發軟件使用硬件描述語言,可以實現特定的信號處理算法,如FFT、FIR等算法,為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類,FPGA和DSP份協作發揮各自的長處,對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現,DSP則用來處理經過預處理后的圖像數據,來運行算法結構復雜,乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應用,完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設計,并調試成功,應用到FPGA的調試下載配置中,取得了良好的實驗與經濟效果。(3)充分利用FPGA的設計開發軟件與工具,完成了中值濾波、形態學濾波和自適應閾值的FPGA實現,并給出了詳細的實現過程。將算法下載到FPGA芯片,經過試驗調試,達到要求。(4)研究了PCI接口通訊的實現方式,選用PCI9054芯片實現通訊,完成PCI接口電路設計,經過調試,實現了中斷、DMA等方式,滿足了數據傳輸的要求。(5)學習了C6701DSP芯片的工作特性以及內部功能結構,完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。

    標簽: FPGA DSP 紅外 圖像預處理

    上傳時間: 2013-07-22

    上傳用戶:Divine

  • NE564的應用電路描述

    The NE564 contains the functional blocks shown in Figure 1. Inaddition to the normal Pll functio

    標簽: 564 NE 應用電路

    上傳時間: 2013-06-21

    上傳用戶:gxf2016

  • 基于FPGA的DSSS接收機載波跟蹤技術

    擴頻通信是一種性能優異的通信方式,自其誕生之日起就受到了業內人士的廣泛關注。本文以DS/SS接收機為基礎,圍繞相關的理論和技術,開展了載波跟蹤技術FPGA實現的研究。 論文首先綜述了課題的來源、背景和意義,闡述了DS/SS接收系統前端處理模塊和信號處理模塊的結構,指出了本課題的關鍵技術。與此同時,作者在參考了大量國內外有關文獻的基礎上,深入研究了四相鑒頻、自動頻率跟蹤鑒頻以及反正切鑒相等載波跟蹤鑒頻、鑒相算法,并根據這些理論設計了FLL與Pll相結合的載波跟蹤策略,完成了CPAFC和Costas環路仿真和性能分析。 其次,論文對載波跟蹤環路的硬件電路進行了設計,其中包括基帶信號處理的混頻、相關和積分清洗模塊,誤差量的提取和控制模塊,以及本地載波的產生模塊等,并在Altera公司的Stratix系列芯片----EP1S808956C6上對每個組成模塊進行了功能和時序上的仿真與實現,之后對系統各模塊進行了集成,解決了系統實現的同步問題。 最后,論文對系統作了實驗總結與分析,包括板級驗證總結與分析、接收機載波跟蹤性能分析,以及對載波同步技術的總結和展望。

    標簽: FPGA DSSS 接收機 載波

    上傳時間: 2013-04-24

    上傳用戶:qazwsxedc

  • 低速率語音聲碼器的研究與實現

    數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面,它和通信領域聯系最為密切。在現有的語音編碼中,美國聯邦標準混合激勵線性預測(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質量,具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、Pll、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義,接著在對MELP算法進行深入分析的基礎上,提出了利用DSP Builder在Matlab中建模的思路及實現過程,最后本文把重點放在MELP聲碼器的編解碼器設計上,利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真,為了便于仿真,系統中沒有設計的模塊在Simulink中用數學模型代替,仿真結果表明,合成語音信號與原始信號很好的擬合,系統編解碼后語音質量基本良好。

    標簽: 低速 語音 聲碼器

    上傳時間: 2013-06-02

    上傳用戶:lili1990

  • 基于FPGA的紅外圖像預處理系統

    隨著紅外探測技術和超大規模專用集成電路的發展,實時紅外成像系統得到了越來越廣泛的應用。如何針對紅外圖像的特性對紅外圖像進行實時處理,得到能真實反映探測場景、適合觀察分析的紅外圖像是目前紅外成像技術的研究熱點。針對紅外圖像在被采集后立即進行預處理,簡化后級數字信號處理單元的繁重任務,在紅外成像技術中具有重要意義。本論文主要工作如下: (1)對紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區別進行了闡述。 (2)簡要介紹了頻域中圖像的增強算法,以及圖像的灰度變換原理。 (3)通過對時域中各種算法的分析對比,以及時域處理與頻域處理的對比,選擇數種適合紅外圖像預處理的算法進行硬件實現,然后再根據硬件實現的難易程度和算法對硬件資源的占用率,以及最終對圖像的處理效果,選擇一種最佳的平滑和銳化方法。 (4)針對FPGA的特點,采用了模塊化結構設計,方便構成并行運算,充分體現了實時處理的要求。 (5)分析了紅外圖像灰度變換的硬件構成,實現了對紅外圖像的直方圖統計。 (6)闡述了I2C總線標準,使用I2C總線對SAA7115視頻圖像處理芯片的控制,對模擬的紅外圖像采集、量化成數字圖像信號;由于采用SDRAM進行數據的存儲,所以針對數據的存儲及讀取方式設計了SDRAM存儲器的控制器,將量化后的數據存儲到SDRAM存儲器。 (7)詳細闡述了圖像頻域處理的硬件實現方法,并特別說明了DFT的FPGA硬件構成方法及這種方法與DSP處理器構成方法的區別。然后針對整個系統的時序構成及時序要求,采用了Pll核構成了系統的時序部分,并對系統進行了優化,以提高運行速度及減少資源占用率。

    標簽: FPGA 紅外圖像 預處理

    上傳時間: 2013-07-12

    上傳用戶:頂得柱

  • 基于FPGA技術的激光測距系統研究

    本文的研究內容是在激光測距項目基礎上進行的,分析了各種激光測距方法的利弊,最終選用脈沖激光測距的實現方式,并且對脈沖激光測距系統做了深入研究。 本文設計了以FPGA為核心的信號處理模塊,實現了對激光信號的編碼和譯碼、對激光發射控制時鐘的分頻、和內部Pll倍頻實現內部高頻計時時鐘等,提高了系統的精度和穩定性。使用并行脈沖計數法,提高了計時精度,分析了可能產生誤差的原因,并且對結果做了相應的修正,減小了激光測距系統的誤差。并且制定了四種工作模式,可以根據不同的實際環境選擇相應的測距模式,以達到最好的測量效果。 在接收方面突破以往普通的被動接收方式,提出了利用窗函數接收回波的主動接收方式,結合窄帶濾光片的濾光效果,提高了系統的抗干擾性能。從課題要求出發,本激光測距系統實現了體積小、功耗低的特點,測量距離相對較近(0.5-50米),屬于近距測量系統。

    標簽: FPGA 激光測距 系統研究

    上傳時間: 2013-04-24

    上傳用戶:wyaqy

  • 基于FPGA控制的高速數據采集系統

    數據采集系統是信號與信息處理系統中不可缺少的重要組成部分,同時也是軟件無線電系統中的核心模塊,在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求,并充分體現在高性能FPGA平臺上設計SOC系統的思路,本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁,發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計,并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上,充分利用FPGA中豐富的時序資源,如鎖相環Pll、觸發器,緩沖器FIFO、計數器等,能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上,采用FPGA片內存儲器??筛鶕到y需要隨時進行設置,并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上,采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制,可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上,通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互,從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性,并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析,并對每個模塊都給出了精確的仿真結果。同時,文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。

    標簽: FPGA 控制 高速數據 采集系統

    上傳時間: 2013-06-09

    上傳用戶:lh25584

主站蜘蛛池模板: 右玉县| 罗城| 新密市| 武川县| 丽水市| 当阳市| 青阳县| 竹溪县| 彭州市| 平果县| 大同县| 泗水县| 屏边| 潜山县| 平原县| 八宿县| 万荣县| 上杭县| 交城县| 凤翔县| 廉江市| 阿拉善右旗| 巴塘县| 峨山| 罗定市| 丰县| 河源市| 姚安县| 永顺县| 大邑县| 遂昌县| 福州市| 福泉市| 普兰县| 保德县| 右玉县| 铁岭市| 德令哈市| 博湖县| 建宁县| 民权县|