亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

PlusII

  • 文中介紹了QPSK調(diào)制解調(diào)的原理

    文中介紹了QPSK調(diào)制解調(diào)的原理，并基于FPGA實(shí)現(xiàn)了QPSK調(diào)制解調(diào)電路。MAX+PlusII環(huán)境下的仿真結(jié)果表明了該設(shè)計(jì)的正確性。

    標(biāo)簽： QPSK 調(diào)制解調(diào)

    上傳時(shí)間： 2013-08-07

    上傳用戶：digacha

  • GAL使用教程

    9.1  通用可編程邏輯器件GAL 9.2  ABEL-HDL硬件描述語(yǔ)言 9.3  開發(fā)軟件ISP Synario操作簡(jiǎn)介 9.4 可編程邏輯器件CPLD/FPGA 9.5  MAX+PlusII開發(fā)軟件 邏輯器件，即可用來實(shí)現(xiàn)特定邏輯功能的電子器件。最基本的邏輯關(guān)系有“與”、“或”、“非”等。門電路等都是邏輯器件，如74LS08（2輸入四與門）實(shí)現(xiàn)“與”邏輯，74LS32（2輸入四或門）實(shí)現(xiàn)“或”邏輯，這是實(shí)現(xiàn)簡(jiǎn)單邏輯功能，還有很多電路實(shí)現(xiàn)復(fù)雜邏輯功能，如微處理器等，這類是定制器件。

    標(biāo)簽： GAL 使用教程

    上傳時(shí)間： 2013-10-26

    上傳用戶：jiangshandz

  • 常系數(shù)的FIR濾波器VHDL設(shè)計(jì)文件

    常系數(shù)的FIR濾波器VHDL設(shè)計(jì)文件，在MUX+PlusII調(diào)試通過

    標(biāo)簽： VHDL FIR 系數(shù) 濾波器

    上傳時(shí)間： 2013-12-26

    上傳用戶：xfbs821

  • 電梯控制的VHDL程序及其仿真

    電梯控制的VHDL程序及其仿真，用的是MAX+PlusII，要下的頂

    標(biāo)簽： VHDL 電梯控制 仿真 程序

    上傳時(shí)間： 2013-12-23

    上傳用戶：咔樂塢

  • 電子時(shí)鐘的實(shí)現(xiàn)和仿真

    電子時(shí)鐘的實(shí)現(xiàn)和仿真，在MAX+PlusII下實(shí)現(xiàn)，編譯通過

    標(biāo)簽： 電子時(shí)鐘 仿真

    上傳時(shí)間： 2013-12-17

    上傳用戶：894898248

  • 一個(gè)小程序

    一個(gè)小程序，用Veilog HDL編寫的，可以用于籃球比賽的倒計(jì)時(shí)牌，已在max-PlusII上仿真通過。

    標(biāo)簽： 程序

    上傳時(shí)間： 2015-08-15

    上傳用戶：許小華

  • 此為秒表程序

    此為秒表程序，具有秒表的一般基本功能，已在MAX+PlusII 10.2下編譯通過。

    標(biāo)簽： 程序

    上傳時(shí)間： 2013-12-22

    上傳用戶：woshini123456

  • 四位全加器

    四位全加器，VHDL語(yǔ)言，max+PlusII平臺(tái)做的

    標(biāo)簽： 全加器

    上傳時(shí)間： 2016-02-17

    上傳用戶：xz85592677

  • VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

    VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫， 意思是超高速集成電路硬件描述語(yǔ)言。對(duì)于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計(jì)，它有獨(dú)特的作用。它的硬件描述能力強(qiáng)，能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語(yǔ)言的應(yīng)用至少意味著兩種重大的改變：電路的設(shè)計(jì)竟然可以通過文字描述的方式完成；電子電路可以當(dāng)作文件一樣來存儲(chǔ)。隨著現(xiàn)代技術(shù)的發(fā)展，這種語(yǔ)言的效益與作用日益明顯，每年均能夠以超過30％的速度快速成長(zhǎng)。 這次畢業(yè)設(shè)計(jì)的內(nèi)容是在簡(jiǎn)要介紹了VHDL語(yǔ)言的一些基本語(yǔ)法和概念后，進(jìn)一步應(yīng)用VHDL，在MAX+PlusII 的環(huán)境下設(shè)計(jì)一個(gè)電子鐘，最后通過仿真出時(shí)序圖實(shí)現(xiàn)預(yù)定功能。電子鐘的時(shí)間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計(jì)，內(nèi)部的時(shí)間控制輸出則用到了各種設(shè)計(jì)，包括：加法計(jì)數(shù)器，掃描電路，控制秒、分、時(shí)的分頻電路，各種數(shù)制的轉(zhuǎn)換。

    標(biāo)簽： Description Integrated Hardware Language

    上傳時(shí)間： 2016-03-08

    上傳用戶：hwl453472107

  • 《VDHL硬件描述語(yǔ)言與數(shù)字邏輯》 ——————電子工程師必備知識(shí) 西安電子科技大學(xué)出版社出版 第一章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述 第二章 VHDL語(yǔ)言程序的基本結(jié)構(gòu) 第三章 VHDL語(yǔ)言的數(shù)據(jù)類

    《VDHL硬件描述語(yǔ)言與數(shù)字邏輯》 ——————電子工程師必備知識(shí) 西安電子科技大學(xué)出版社出版 第一章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述 第二章 VHDL語(yǔ)言程序的基本結(jié)構(gòu) 第三章 VHDL語(yǔ)言的數(shù)據(jù)類型及運(yùn)算操作符 第四章 VHDL語(yǔ)言構(gòu)造體的描述方式 第五章 VHDL語(yǔ)言的主要描述語(yǔ)言 第六章 數(shù)值系統(tǒng)的狀態(tài)模型 第七章 基本邏輯電路設(shè)計(jì) 第八章 仿真與邏輯綜合 第九章 計(jì)時(shí)電路設(shè)計(jì)實(shí)例 第十章 微處理器接口芯片設(shè)計(jì)實(shí)例 第十一章 93版和87版VHDL語(yǔ)言的主要區(qū)別 第十二章 MAX+PlusII使用說明

    標(biāo)簽： VHDL VDHL 硬件描述語(yǔ)言 數(shù)字邏輯

    上傳時(shí)間： 2013-12-30

    上傳用戶：皇族傳媒

主站蜘蛛池模板： 绍兴市| 新河县| 揭东县| 和静县| 巴彦淖尔市| 奉化市| 舒兰市| 龙胜| 堆龙德庆县| 福海县| 海盐县| 前郭尔| 星子县| 洛隆县| 康马县| 大同县| 张家港市| 冕宁县| 德格县| 荔波县| 宜城市| 沾化县| 乌审旗| 山东省| 互助| 伊宁县| 庐江县| 炎陵县| 尚义县| 镇平县| 青冈县| 西充县| 长治市| 张家口市| 西吉县| 泾阳县| 中阳县| 和田市| 峨眉山市| 清新县| 鄯善县|