-
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html
Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture
The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications.
The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation.
Some of the UltraScale architecture breakthroughs include:
• Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50%
• Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability
• Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization
• 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard
• Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets
• Greatly enhanced DSP and packet handling
The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽：
UltraScale
Xilinx
架構
上傳時間：
2013-11-21
上傳用戶：wxqman
-
protel 99se 使用技巧以及常見問題解決方法：里面有一些protel 99se 特別技巧，還有我們經常遇到的一些問題！如何使一條走線至兩個不同位置零件的距離相同?
您可先在Design/Rule/High Speed/Matched Net Lengths的規則中來新增規則設定,最后再用Tools/EqualizeNet Lengths 來等長化即可。
Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, Hi-
Z,Power,…..？在HELP中能找到說明嗎？市面有關 SIM？PLD？的書嗎？或貴公司有講義？
你可在零件庫自制零件時點選零件Pin腳,并在Electrical Type里,可以自行設定PIN的
屬性,您可參考臺科大的Protel sch 99se 里面有介紹關于SIM的內容。
Q03、請問各位業界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知
Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式轉為P-CAD 2000的檔案格式,才能讓Protel讀取。
Q04、請問我該如何標示線徑大小的那個平方呢
你可以將格點大小設小,還有將字形大小縮小,再放置數字的平方位置即可。
Q05、請問我一次如何更改所有組件的字型
您可以點選其中一個組件字型,再用Global的方法就可以達成你的要求。
標簽：
protel
99
se
使用技巧
上傳時間：
2015-01-01
上傳用戶：yxgi5
-
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接
The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
標簽：
XAPP
FPGA
Bank
520
上傳時間：
2013-11-06
上傳用戶：wentianyou
-
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.
標簽：
Xilinx
FPGA
DC
輸出
上傳時間：
2013-10-22
上傳用戶：aeiouetla
-
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設計抑制△I 噪聲是有效的措施之一。如何通過PCB 設計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產生、特點、主要危害等研究的基礎上, 討論了輻射干擾機理, 重點結合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設計方法。對通過PCB 設計抑制△I 噪聲的研究與應用具有指導作用。
標簽：
PCB
設計方法
上傳時間：
2013-11-18
上傳用戶：wweqas
-
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議
為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
標簽：
Rocket
2.5
高速串行
收發器
上傳時間：
2013-10-13
上傳用戶：lml1234lml
-
Q01、如何使一條走線至兩個不同位置零件的距離相同?
您可先在Design/Rule/High Speed/Matched Net Lengths的規則中來新增規則設定,最
后再用Tools/EqualizeNet Lengths 來等長化即可。
Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, Hi-
Z,Power,…..？在HELP中能找到說明嗎？市面有關 SIM？PLD？的書嗎？或貴公司有講義？
你可在零件庫自制零件時點選零件Pin腳,并在Electrical Type里,可以自行設定PIN的
屬性,您可參考臺科大的Protel sch 99se 里 面有介紹關于SIM的內容。
Q03、請問各位業界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知
Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式
轉為P-CAD 2000的檔案格式,才能讓Protel讀取。
標簽：
Protel
上傳時間：
2013-11-07
上傳用戶：tangsiyun
-
電機motor power 公司
標簽：
motor
power
電機
上傳時間：
2013-10-18
上傳用戶：qiaoyue
-
Labview:字符串和文件I/O
標簽：
Labview
字符串
上傳時間：
2013-10-13
上傳用戶：wmwai1314
-
現代通信技術朝著高速、精確的方向發展,尤其是高速串行通信,逐漸成為通信技術的主流,在各行各業扮演著極其重要的角色,文中簡述了高速I/O的相關技術,如SERDES (串行器/解串器)技術、8B /10B編碼、COMMA字符、預加重等,并列舉了具有代表性的Xilinx公司的FPGA產品,展示了Rocket IO技術的實際應用。關鍵詞:高速I/O接口; SERDES;預加重
標簽：
接口技術
上傳時間：
2013-11-23
上傳用戶：子虛烏有
