解壓密碼：www.elecfans.com 隨著微電子技術的迅速發展以及集成電路規模不斷提高，對電路性能的設計 要求越來越嚴格，這勢必對用于大規模集成電路設計的EDA 工具提出越來越高的 要求。自1972 年美國加利福尼亞大學柏克萊分校電機工程和計算機科學系開發 的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來，為適應現代微電子工業的發展，各種用于集成電路設計的 電路模擬分析工具不斷涌現。HSPICE 是Meta-Software 公司為集成電路設計中 的穩態分析，瞬態分析和頻域分析等電路性能的模擬分析而開發的一個商業化通 用電路模擬程序，它在柏克萊的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎上，又加入了一些新的功能，經 過不斷的改進，目前已被許多公司、大學和研究開發機構廣泛應用。HSPICE 可 與許多主要的EDA 設計工具，諸如Candence,Workview 等兼容，能提供許多重要 的針對集成電路性能的電路仿真和設計結果。采用HSPICE 軟件可以在直流到高 于100MHz 的微波頻率范圍內對電路作精確的仿真、分析和優化。在實際應用中， HSPICE能提供關鍵性的電路模擬和設計方案，并且應用HSPICE進行電路模擬時， 其電路規模僅取決于用戶計算機的實際存儲器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
上傳時間： 2013-11-10
上傳用戶：123312
使用電路板雕刻機，可快速制作電路板樣品，縮短研發時間，設備體積小不占空間，且無污染。它適合數字、模擬、RF及一般電路板的制作，可做到電路板鉆孔、線路雕刻、外形切割一機多功。
上傳時間： 2014-12-31
上傳用戶：zhaoman32
Aspen Plus介紹 (物性數據庫) · Aspen Plus ---生產裝置設計、穩態模擬和優化的大型通用流程模擬系統 · Aspen Plus是大型通用流程模擬系統，源于美國能源部七十年代后期在麻省理工學院(MIT)組織的會 戰，開發新型第三代流程模擬軟件。該項目稱為“過程工程的先進系統”(Advanced System for Process Engineering，簡稱ASPEN),并于1981年底完成。1982年為了將其商品化，成立了AspenTech公司，并稱之為Aspen Plus。該軟件經過20多年來不斷地改進、擴充和提高，已先后推出了十多個版本，成為舉世公認的標準大型流程模擬軟件，應用案例數以百萬計。全球各大化工、石化、煉油等過程工業制造企業及著名的工程公司都是Aspen Plus的用戶。 它以嚴格的機理模型和先進的技術贏得廣大用戶的信賴，它具有以下特性： 1. ASPEN PLUS有一個公認的跟蹤記錄，在一個工藝過程的制造的整個生命周期中提供巨大的經濟效益，制造生命周期包括從研究與開發經過工程到生產。 2. ASPEN PLUS使用最新的軟件工程技術通過它的Microsoft Windows圖形界面和交互式客戶-服務器模擬結構使得工程生產力最大。 3. ASPEN PLUS擁有精確模擬范圍廣泛的實際應用所需的工程能力， 這些實際應用包括從煉油到非理想化學系統到含電解質和固體的工藝過程。 4. ASPEN PLUS是AspenTech的集成聰明制造系統技術的一個核心部分， 該技術能在你公司的整個過程工程基本設施范圍內捕獲過程專業知識并充分利用。 在實際應用中，ASPEN PLUS可以幫助工程師解決快速閃蒸計算、設計一個新的工藝過程、查找一個原油加工裝置的故障或者優化一個乙烯全裝置的操作等工程和操作的關鍵問。
上傳時間： 2013-11-16
上傳用戶：我干你啊
學習交流
上傳時間： 2013-11-14
上傳用戶：萍水相逢
成功的 RF 設計必須仔細注意整個設計過程中每個步驟及每個細節 這意味著必須在設計開始階段就要進行徹底的 仔細的規劃 并對每個設計步驟的進展進行全面持續的評估 而這種細致的設計技巧正是國內大多數電子企業文化所欠缺的 近幾年來，由于藍芽設備無線局域網絡（WLAN）設備和行動電話的需求與成長 促使業者越來越關注 RF 電路設計的技巧 從過去到現在 RF 電路板設計如同電磁干擾（EMI）問題一樣 一直是工程師們最難掌控的部份 甚至是夢魘 若想要一次就設計成功 必須事先仔細規劃和注重細節才能奏效
上傳時間： 2013-11-16
上傳用戶：yczrl
DSP系統的降噪技術,PowerPCB在印制電路板設計中的應用技術,PCB互連設計過程中最大程度降低RF效應的基本方法
標簽： PCB
上傳時間： 2013-11-09
上傳用戶：稀世之寶039
This document was developed under the Standard Hardware and Reliability Program (SHARP) TechnologyIndependent Representation of Electronic Products (TIREP) project. It is intended for use by VHSIC HardwareDescription Language (VHDL) design engineers and is offered as guidance for the development of VHDL modelswhich are compliant with the VHDL Data Item Description (DID DI-EGDS-80811) and which can be providedto manufacturing engineering personnel for the development of production data and the subsequent productionof hardware. Most VHDL modeling performed to date has been concentrated at either the component level orat the conceptual system level. The assembly and sub-assembly levels have been largely disregarded. Under theSHARP TIREP project, an attempt has been made to help close this gap. The TIREP models are based upon lowcomplexity Standard Electronic Modules (SEM) of the format A configuration. Although these modules are quitesimple, it is felt that the lessons learned offer guidance which can readily be applied to a wide range of assemblytypes and complexities.
上傳時間： 2013-11-20
上傳用戶：pzw421125
Prakash Rashinkar has over 15 years experience in system design and verificationof embedded systems for communication satellites, launch vehicles and spacecraftground systems, high-performance computing, switching, multimedia, and wirelessapplications. Prakash graduated with an MSEE from Regional Engineering College,Warangal, in India. He lead the team that was responsible for delivering themethodologies for SOC verification at Cadence Design Systems. Prakash is anactive member of the VSIA Functional Verification DWG. He is currently Architectin the Vertical Markets and Design Environments Group at Cadence.
上傳時間： 2013-11-19
上傳用戶：m62383408
高速PCB設計指南之（一~八 ）目錄 2001/11/21 一、1、PCB布線2、PCB布局3、高速PCB設計 二、1、高密度（HD）電路設計2、抗干擾技術3、PCB的可靠性設計4、電磁兼容性和PCB設計約束 三、1、改進電路設計規程提高可測性2、混合信號PCB的分區設計3、蛇形走線的作用4、確保信號完整性的電路板設計準則 四、1、印制電路板的可靠性設計 五、1、DSP系統的降噪技術2、POWERPCB在PCB設計中的應用技術3、PCB互連設計過程中最大程度降低RF效應的基本方法 六、1、混合信號電路板的設計準則2、分區設計3、RF產品設計過程中降低信號耦合的PCB布線技巧 七、1、PCB的基本概念2、避免混合訊號系統的設計陷阱3、信號隔離技術4、高速數字系統的串音控制 八、1、掌握IC封裝的特性以達到最佳EMI抑制性能2、實現PCB高效自動布線的設計技巧和要點3、布局布線技術的發展 注：以上內容均來自網上資料，不是很系統，但是對有些問題的分析還比較具體。由于是文檔格式，所以缺圖和表格。另外，可能有小部分內容重復。
上傳時間： 2013-10-09
上傳用戶：songrui
解壓密碼：www.elecfans.com 隨著微電子技術的迅速發展以及集成電路規模不斷提高，對電路性能的設計 要求越來越嚴格，這勢必對用于大規模集成電路設計的EDA 工具提出越來越高的 要求。自1972 年美國加利福尼亞大學柏克萊分校電機工程和計算機科學系開發 的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來，為適應現代微電子工業的發展，各種用于集成電路設計的 電路模擬分析工具不斷涌現。HSPICE 是Meta-Software 公司為集成電路設計中 的穩態分析，瞬態分析和頻域分析等電路性能的模擬分析而開發的一個商業化通 用電路模擬程序，它在柏克萊的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎上，又加入了一些新的功能，經 過不斷的改進，目前已被許多公司、大學和研究開發機構廣泛應用。HSPICE 可 與許多主要的EDA 設計工具，諸如Candence,Workview 等兼容，能提供許多重要 的針對集成電路性能的電路仿真和設計結果。采用HSPICE 軟件可以在直流到高 于100MHz 的微波頻率范圍內對電路作精確的仿真、分析和優化。在實際應用中， HSPICE能提供關鍵性的電路模擬和設計方案，并且應用HSPICE進行電路模擬時， 其電路規模僅取決于用戶計算機的實際存儲器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
上傳時間： 2013-10-18
上傳用戶：s363994250
