基于遺傳算法的組合邏輯電路的自動設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽： FPGA 算法 電路設(shè)計(jì) 組合邏輯
上傳時(shí)間： 2014-01-08
上傳用戶：909000580
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時(shí)鐘的性能，實(shí)測表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶：黃蛋的蛋黃
故障樣本數(shù)據(jù)的獲取是模擬電路故障診斷中最基本的步驟。為了實(shí)現(xiàn)短時(shí)間內(nèi)多次進(jìn)行故障注入、獲取大量樣本數(shù)據(jù)，提出了基于SLPS的樣本數(shù)據(jù)自動獲取技術(shù)。利用SLPS將PSpice與Matlab結(jié)合，采用Matlab編程，實(shí)現(xiàn)故障模擬電路仿真數(shù)據(jù)獲取的自動化。實(shí)際應(yīng)用表明該方法操作簡便，自動化程度高。
上傳時(shí)間： 2013-10-23
上傳用戶：ZJX5201314
基于探索 RLC串聯(lián)電路諧振特性仿真實(shí)驗(yàn)技術(shù)的目的，采用Multisim10仿真軟件對RLC串聯(lián)電路諧振特性進(jìn)行了仿真實(shí)驗(yàn)測試，給出了幾種Multisim仿真實(shí)驗(yàn)方案，介紹了諧振頻率、上限頻率、下限頻率及品質(zhì)因數(shù)的測試和計(jì)算方法，討論了電阻大小對品質(zhì)因數(shù)的影響。結(jié)論是仿真實(shí)驗(yàn)可直觀形象地描述RLC串聯(lián)電路的諧振特性，將電路的硬件實(shí)驗(yàn)方式向多元化方式轉(zhuǎn)移，利于培養(yǎng)知識綜合、知識應(yīng)用、知識遷移的能力，使電路分析更加靈活和直觀。
標(biāo)簽： Multisim RLC 串聯(lián)電路 諧振
上傳時(shí)間： 2013-10-12
上傳用戶：Maple
由于CMOS器件靜電損傷90%是延遲失效，對整機(jī)應(yīng)用的可靠性影響太大，因而有必要對CMOS器件進(jìn)行抗靜電措施。本文描述了CMOS器件受靜電損傷的機(jī)理，從而對設(shè)計(jì)人員提出了幾種在線路設(shè)計(jì)中如何抗靜電，以保護(hù)CMOS器件不受損傷。
上傳時(shí)間： 2013-11-05
上傳用戶：yupw24
This note describes some of the unique IC design techniques incorporated into a fast, monolithic power buffer, the LT1010. Also, some application ideas are described such as capacitive load driving, boosting fast op amp output current and power supply circuits.
標(biāo)簽： BUFFER 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2013-11-12
上傳用戶：671145514
A complete design for a data acquisition card for the IBM PC is detailed in this application note. Additionally, C language code is provided to allow sampling of data at speed of more than 20kHz. The speed limitation is strictly based on the execution speed of the "C" data acquisition loop. A "Turbo" XT can acquire data at speeds greater than 20kHz. Machines with 80286 and 80386 processors can go faster than 20kHz. The computer that was used as a test bed in this application was an XT running at 4.77MHz and therefore all system timing and acquisition time measurements are based on a 4.77MHz clock speed.
標(biāo)簽： 1099 LTC 數(shù)據(jù) 采集板
上傳時(shí)間： 2013-10-29
上傳用戶：BOBOniu
A tutorial on SAR type A/D converters, this note contains detailed information on several 12-bit circuits. Comparator, clocking, and preamplifier designs are discussed. A final circuit gives a 12-bit conversion in 1.8µs. Appended sections explain the basic SAR technique and explore D/A considerations.
標(biāo)簽： 逐次逼近 AD轉(zhuǎn)換器
上傳時(shí)間： 2014-01-21
上傳用戶：釣鰲牧馬
This application note describes a Linear Technology "Half-Flash" A/D converter, the LTC1099, being connected to a 256 element line scan photodiode array. This technology adapts itself to handheld (i.e., low power) bar code readers, as well as high resolution automated machine inspection applications..
標(biāo)簽： 1099 LTC 8位 AD轉(zhuǎn)換
上傳時(shí)間： 2013-11-21
上傳用戶：lchjng
Highlights the LTC1062 as a lowpass filter in a phase lock loop. Describes how the loop's bandwidth can be increased and the VCO output jitter reduced when the LTC1062 is the loop filter. Compares it with a passive RC loop filter. Also discussed is the use of LTC1062 as simple bandpass and bandstop filter.
上傳時(shí)間： 2013-10-24
上傳用戶：chens000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
