一個(gè)關(guān)于Com端口調(diào)制的程序。包括向Com端口發(fā)送數(shù)據(jù)及從Com端口接受數(shù)據(jù)兩部分。
標(biāo)簽： Com 端口 程序 發(fā)送數(shù)據(jù)
上傳時(shí)間： 2014-11-29
上傳用戶：SimonQQ
serial port read/write,對(duì)USB和com端口的數(shù)據(jù)讀寫可以實(shí)時(shí)操作，但是com端口必須未被其他程序占用，如果被占用，將會(huì)無法打開。
標(biāo)簽： serial write port read
上傳時(shí)間： 2014-01-26
上傳用戶：ljmwh2000
單片機(jī)Com端口仿真，有程序及仿真原理圖
上傳時(shí)間： 2017-06-11
上傳用戶：蟲蟲蟲蟲蟲蟲
通知: 選修《信息安全》的同學(xué)請(qǐng)注意了,本課已停課了,不再上了,期末成績是以交作業(yè)的形式來考核,作業(yè)有2個(gè),少交一個(gè)將不會(huì)及格. 1.編程題: 用任何一種語言編寫一個(gè)掃描器,掃描形式不限,必須能對(duì)端口進(jìn)行掃描,如果覺的能力有限的同學(xué),可以選擇本書第三章,課后的任意一道編程題來做.(本題編好以后，用郵件的形式發(fā)給他,E-mail:gyx317@21cn.com,郵件的主題請(qǐng)寫清楚學(xué)院、01級(jí)、學(xué)號(hào)、姓名
上傳時(shí)間： 2014-12-04
上傳用戶：zhouchang199
Com串口即時(shí)通訊工具.有服務(wù)端和客啟端..是學(xué)習(xí)的好程度!
標(biāo)簽： Com 串口 即時(shí)通訊 服務(wù)端
上傳時(shí)間： 2013-12-18
上傳用戶：sy_jiadeyi
vc下 usb程序USB端口的分析, VC-MFC 硬件-系統(tǒng) VC,MFC基礎(chǔ)類,非技術(shù)類,界面,網(wǎng)絡(luò)編程,進(jìn)程,線程,DLL,ATL,ActiveX,COM,數(shù)據(jù)庫,硬件,系統(tǒng),HTML,XML,圖形處理,算法,
標(biāo)簽： ActiveX VC-MFC HTML usb
上傳時(shí)間： 2013-11-30
上傳用戶：wang5829
PCM-16xx系列工業(yè)多串口卡可以應(yīng)用于傳統(tǒng)的RS-232/422/485串行通訊領(lǐng)域，快速擴(kuò)充PC機(jī)標(biāo)準(zhǔn)COM通訊端口的數(shù)量。兼容PC/104規(guī)范，即插即用；集成4個(gè)串行通訊端口；同一PC可安裝多達(dá)8塊同型號(hào)卡；RS-232端口最高速率可達(dá)921.6Kbps；PCM-16xx系列工業(yè)多串口卡提供2~8個(gè)RS-232/422/485通訊端口，每個(gè)端口的通訊速率可以高達(dá)921.64Kbps。多串口卡采用工業(yè)級(jí)設(shè)計(jì)，每一個(gè)通訊端口都集成防浪涌30KV ESD保護(hù)，可選的高速電氣隔離保護(hù)。同一PC最多可安裝8塊同一型號(hào)的PCM-16xx工業(yè)多串口卡。
上傳時(shí)間： 2013-11-08
上傳用戶：zl5712176
關(guān)鍵字: socket, 校驗(yàn)和算法, ICMP, connect, 端口,掃描, 這是我課程設(shè)計(jì)時(shí),用VC.NET寫的一個(gè)程序,功能是在利用socket提供的API函數(shù), 填充并發(fā)送ICMP包,測試指定IP地址段中活動(dòng)主機(jī). 使用簡單的connect方法來測試目的端口是否可通.并附帶了校驗(yàn)和算法.希望更多的人與我交流, QQ:270596846 e_mail:chmuggmwtg@163.com
標(biāo)簽： socket ICMP connect API
上傳時(shí)間： 2014-01-27
上傳用戶：稀世之寶039
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測試設(shè)計(jì)的要求。 4.對(duì)于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
