上窮碧落下黃泉 - 源碼追蹤經(jīng)驗(yàn)談 (PDF 繁體中文 26頁) 侯捷觀點(diǎn) 剖析名家源碼，是讓自己技術(shù)躍升的捷徑。但是大系統(tǒng)的源碼非常龐大（Unix, Linux, Java, STL, MFC, VCL, Qt...），閱讀要有閱讀的方法。本文從動機(jī)、對象、前提、書籍、態(tài)度、工具、方法、瓶頸、價(jià)值、附加價(jià)值等方向加以討論。
上傳時(shí)間： 2016-01-13
上傳用戶：cooran
學(xué)習(xí)資料，這是一本不管是初學(xué)者還是高手都可以看得書 本書是美國資深Delphi 5程序開發(fā)者Steve Teixeira和Xavier Pacheco的最新力作，無論你是Delphi的初學(xué)者，還是富有經(jīng)驗(yàn)的Delphic程序員，如果你想把自己的編程技巧提高一個(gè)層次，或者想了解Win32 API以及Delphi的某些鮮為人知的功能，本書將是你的最佳選擇。本書主要介紹Delphi 5各方面的編程技巧，首先通過編寫小而實(shí)用的應(yīng)用程序，為Delphi 5程序開發(fā)打下一個(gè)牢固的基礎(chǔ)；繼而討論了基于VCL和基于COM的開發(fā)技術(shù)，并全面介紹了數(shù)據(jù)庫編程技術(shù)，包括多種組件的開發(fā)和調(diào)試、數(shù)據(jù)庫開發(fā)及在網(wǎng)絡(luò)上的應(yīng)用，另外還為你提供了多種技巧；最后，綜合前面的知識以建立一些大規(guī)模的實(shí)際應(yīng)用程序。對開發(fā)者來說，這本書提供的信息、知識和建議是大有益處的。它將使你的Delphi開發(fā)工作更加高效、快捷。
標(biāo)簽：
上傳時(shí)間： 2014-01-13
上傳用戶：ma1301115706
Alpha Controls 界面控件包，支持標(biāo)準(zhǔn)的和第三方VCL控件。
上傳時(shí)間： 2016-03-25
上傳用戶：xmsmh
這是江蘇企業(yè)通訊協(xié)議（聯(lián)通版本)的一個(gè)Release，因?yàn)楣緲I(yè)務(wù)已經(jīng)轉(zhuǎn)換到j(luò)ava版本所以，我決定發(fā)布EMSP 2.0 C++ 版本的協(xié)議部分，因?yàn)楫?dāng)時(shí)比較倉促，設(shè)計(jì)的不是很好，但是我想對于剛剛涉及網(wǎng)絡(luò)開發(fā)的人，特別是剛剛涉及短信息業(yè)務(wù)開發(fā)的人應(yīng)該有所幫助，我所發(fā)布的部分只是協(xié)議處理部分的內(nèi)容，不包括網(wǎng)絡(luò)的處理，網(wǎng)絡(luò)處理部分很簡單，如果使用BCB或者VC的話您可以使用，VCL或者M(jìn)FC中封裝好的Socket組件來使用就可以了，或者您使用Socket API來處理。對于linux和Unix用戶，我想您應(yīng)該知道如何使用Socket了吧:) 本人曾在VC7 ，BCB6,kylix，G++上生成系統(tǒng)，但是不保證您在上述平臺上可以正確生成系統(tǒng)。VC6因?yàn)閷tandard C++支持不足，無法編譯本代碼。
標(biāo)簽： Release 江蘇 通訊協(xié)議 聯(lián)通
上傳時(shí)間： 2016-04-23
上傳用戶：qweqweqwe
本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對一些有關(guān)的問題進(jìn)行了討論。
上傳時(shí)間： 2014-01-10
上傳用戶：asddsd
or1200的內(nèi)核以及一些參考文獻(xiàn)，是Verilog的RTL級描述。
上傳時(shí)間： 2016-05-22
上傳用戶：aa17807091
一個(gè)簡單的學(xué)生成績管理系統(tǒng)，功能十分的簡單，這是用VCL控件實(shí)現(xiàn)的
標(biāo)簽： 管理系統(tǒng)
上傳時(shí)間： 2016-05-30
上傳用戶：zhaiye
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)， 然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模 型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim 中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實(shí)現(xiàn)FSK 信號發(fā)生器的設(shè) 計(jì)方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳時(shí)間： 2013-11-29
上傳用戶：熊少鋒
DCNF 采用RSOMC(Remote Service Object Method Call)遠(yuǎn)程服務(wù)對象方法調(diào)用機(jī)制,分層結(jié)構(gòu)實(shí)現(xiàn). 1.網(wǎng)絡(luò)通信適配層 2.服務(wù)對象管理層 3.應(yīng)用業(yè)務(wù)層(For Delphi VCL 組件) 容易學(xué)習(xí),靈活的擴(kuò)展機(jī)制.兼容原有的應(yīng)用開發(fā)環(huán)境(譬如:VCL DB 控件), 利于舊系統(tǒng)遷移(大部分成熟的應(yīng)用軟件都是C/S結(jié)構(gòu),其業(yè)務(wù)功能非常完善, 為了能在互聯(lián)網(wǎng)上直接使用,技術(shù)解決方案大部分為VPN,遠(yuǎn)程桌面等, 采用第三方支持技術(shù)實(shí)現(xiàn),加重用戶使用運(yùn)維成本,并沒有直接提升產(chǎn)品本身價(jià)值) 所以采用一種平滑的遷移技術(shù)方案,從而提高產(chǎn)品的競爭優(yōu)勢,延長產(chǎn)品生命周期.
標(biāo)簽： Service Object Method Remote
上傳時(shí)間： 2013-12-28
上傳用戶：lindor
在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對時(shí)序控制的抽象度也相應(yīng)提高，因此在設(shè)計(jì)中較難把握，但在理解RTL電路時(shí)序模型的基礎(chǔ)上，采用合理的設(shè)計(jì)方法在設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)是行之有效的，通過許多設(shè)計(jì)實(shí)例證明采用這種方式可以使電路的后仿真通過率大大提高，并且系統(tǒng)的工作頻率可以達(dá)到一個(gè)較高水平
標(biāo)簽： 數(shù)字電路
上傳時(shí)間： 2014-01-19
上傳用戶：邶刖
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
