是一個用于soc的32bit risc核
是一個用于soc的32bit risc核，文件包括了核的rtl代碼，文檔、testbench碼。...
RTL技術資料
?? 資源總數：150
?? 源代碼：5220
?? RTL全部資料 (150個)
The xapp851.zip archive includes the following subdirectories. The specific contents of each subdi
The xapp851.zip archive includes the following subdirectories. The specific contents of each subdi...
nec 78F0413的例子程序,里面有LCD
nec 78F0413的例子程序,里面有LCD，RTL和PORT的操作，學NEC的朋友可以使用...
使用函數實現簡單的八位處理器 軟件開發環境：ISE 7.1i 仿真環境：ISE Simulator 1. 這個實例實現通過ISE Simulator工具實現一個可以進行兩個八位操作數四
使用函數實現簡單的八位處理器 軟件開發環境：ISE 7.1i 仿真環境：ISE Simulator 1. 這個實例實現通過ISE Simulator工具實現一個可以進行兩個八位操作數四...
典型實例10.8 字符LCD接口的設計與實現 軟件開發環境：ISE 7.1i 硬件開發環境：紅色颶風II代－Xilinx版 1. 本實例控制開發板上面的LCD的顯示； 2. 工程在pr
典型實例10.8 字符LCD接口的設計與實現 軟件開發環境：ISE 7.1i 硬件開發環境：紅色颶風II代－Xilinx版 1. 本實例控制開發板上面的LCD的顯示； 2. 工程在\p...
完整的等精度頻率相位計
完整的等精度頻率相位計，包含了項目文件、VHDL源代碼、RTL電路圖...
教你用各種方法實現分頻
教你用各種方法實現分頻，實現良好的時序。個你的RTL開發增加經驗...
用VHDL語言描述的用鎖存器
用VHDL語言描述的用鎖存器，加法計數器，ROM存儲器構成的RTL圖...
MC8051IP核的FPGA實現
MC8051IP核的FPGA實現與應用；VHDL;MC8051IP核；RTL封裝...
CPLD_FPGA設計經驗分享
在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是...